本文为综述论文（类型b），作者主要包括Chulsoon Hwang（美国密苏里科技大学）、Jai Narayan Tripathi（印度焦特布尔理工学院）以及Dan Oh（美国Celestial AI公司）。该文发表于IEEE Transactions on Signal and Power Integrity第5卷，2026年出版，属于受邀论文（invited paper），系统回顾了电源引起的抖动（power supply induced jitter, PSIJ）的基本机理、建模方法以及最新研究进展。

文章首先指出，随着现代半导体器件为降低功耗而不断降低供电电压，晶体管更容易偏离理想电流源状态，从而对电源噪声更加敏感，这导致PSIJ成为高速数字系统中重要的时序误差来源。传统的电源完整性（power integrity, PI）分析通常基于目标阻抗（target impedance）概念，通过频域去耦方案进行设计，但这种方法可能造成严重过设计，因为中低频电源噪声往往可以被时钟信号有效抵消，而接近奈奎斯特频率的高频抖动才更具危害性。因此，准确建模供电噪声和设计配电网络（power distribution network, PDN）必须考虑PSIJ。

在PSIJ建模方面，文章系统阐述了噪声到抖动灵敏度（noise-to-jitter sensitivity）的建模方法。由于CMOS缓冲器在低电源电压下延迟变化更大，并且完整晶体管级仿真存在仿真时间长、只能在设计后期验证等缺点，因此早期基于线性假设的PSIJ分析仍然具有重要价值。文章给出了抖动与电源噪声之间关系的频域表达式，并引入了抖动传递函数（jitter transfer function），指出低频率抖动虽然幅值较大，但在系统级往往会被滤除或抵消，因此高频抖动才是设计中的关键。对于非均匀延迟链和多电源域的情况，文章给出了通用的抖动灵敏度表达式，将每个延迟单元的抖动贡献与它们到输出端的相位延迟相结合。此外，文章进一步讨论了数据路径与时钟路径之间的抖动跟踪（jitter tracking）特性，分析了时钟转发接口（如DDR存储器总线）和基于时钟数据恢复（clock and data recovery, CDR）的串行链路（如PCIe）以及同步数字逻辑中的抖动表现。在CDR系统中，由于CDR环路带宽通常低于10 MHz，而PDN阻抗峰值一般位于10 MHz到500 MHz之间，因此CDR难以抑制中频PSIJ。在时钟转发架构中，数据与时钟路径的共模抖动可以在一定程度上抵消，但高频噪声可能由于反跟踪效应而增大。对于同步数字逻辑，建立时间（setup）和保持时间（hold）的抖动灵敏度不同，建立时间受高频电源噪声影响更显著。

文章还总结了多种PSIJ估计技术。时域分析方法如基于器件参数的解析建模，通过将CMOS反相器输出响应分为不同工作区域来推导时间间隔误差（timing interval error, TIE）；频域分析法则通过PDN阻抗和芯片电流谱计算电源噪声，并利用抖动传递函数和逆傅里叶变换估计PSIJ；斜率法（slope-based techniques）根据输出信号边缘斜率与噪声引起的输出电压偏差计算抖动；延迟法（delay-based techniques）则通过电源噪声引起的传播延迟变化来估计抖动灵敏度。这些方法为芯片开发早期阶段进行PSIJ预估和优化提供了有效工具。

在最新研究进展部分，文章着重讨论了非线性抖动灵敏度问题。传统线性假设仅适用于电源噪声幅值很小的情况，当噪声幅值超过供电电压的5%至10%时，线性模型会产生较大误差。为此，有研究提出了基于查找表（lookup table）的方法，将直流电压变化与传播延迟之间的关系纳入积分过程，而不是仅考虑相对于标称电压的波动。文章还介绍了IBIS标准中PSIJ建模的进展，包括IBIS 5.0引入的功耗感知模型、栅极调制效应以及前级驱动（predriver）阶段的PSIJ建模算法。此外，抖动感知的PDN设计方法已开始将PSIJ灵敏度与目标阻抗结合，以避免单纯基于目标阻抗的过设计问题，并在去耦电容优化中取得更好的抖动性能。人工神经网络（artificial neural network, ANN）也被用于替代晶体管级仿真以加速PSIJ估计，相关研究使用了循环神经网络、多层感知器以及知识基网络等方法，在保持较高精度的同时显著缩短仿真时间。最后，文章指出在2.5维和3维集成电路中，由于多个裸片共享同一PDN，瞬态电流增大导致电源噪声加剧，PSIJ已成为主要性能瓶颈，因此需要在芯片、封装和接口电路之间进行联合建模与优化。

该综述论文的价值在于系统梳理了PSIJ的基础理论和建模方法，涵盖了从器件级到系统级的多个层面，并详细介绍了不同接口结构下的抖动特性。文章不仅总结了已有研究成果，还指出了当前方法的局限，例如线性假设在较大电源噪声下的适用性问题以及PSIJ与PDN协同设计的必要性。通过介绍PSIJ建模、IBIS标准扩展、抖动感知PDN优化和人工智能应用等内容，该文为信号完整性与电源完整性领域的研究人员和工程师提供了全面的参考，也对未来高速数字系统设计中的抖动预算和电源分配网络优化具有指导意义。