本文属于类型a：单项原创研究报告。以下为基于该文档内容撰写的学术报告。
本文题为《Dynamic Power Management Methodology for Distributed Vertical Power Delivery in High-Performance Computing Systems》，由 Sriharini Krishnakumar 与 Inna Partin-Vaisband 共同撰写。两位作者均来自伊利诺伊大学芝加哥分校电气与计算机工程系。该论文发表于 2026 IEEE 76th Electronic Components and Technology Conference (ECTC)，属于电子封装与系统集成领域的顶级学术会议。论文编号为2377-5726/26/$31.00，DOI为10.1109/ectc51846.2026.00164。
随着高性能计算系统功耗持续攀升，单片功耗已超过2 kW，晶圆级平台功耗接近50 kW，电流密度达到2–4 A/mm²。传统集中式供电架构难以同时满足功率密度、效率与动态响应要求。为此，分布式垂直供电架构被提出并广泛应用于现代高性能计算平台。该架构通过多个并联的电压调节器向公共低压电源平面供电，为空间上分布的异构负载（如GPU、CPU、高带宽存储器、加速器等）提供就近供电，从而降低寄生阻抗并改善瞬态响应。
然而，现有分布式垂直供电设计主要针对最大额定功率点进行优化。在实际运行中，负载具有高度动态性，大量时间处于中轻载状态。当所有电压调节器保持全并联激活时，在中轻载条件下，虽然导通损耗随电流下降而减小，但在固定频率脉宽调制下，开关损耗与栅极驱动损耗几乎保持不变，导致系统效率显著下降。例如，在10%负载下，整体效率可能降至77%。脉冲频率调制虽可在轻载下降低开关频率以减少开关损耗，但会增大电感电流纹波与输出电压纹波，甚至迫使系统进入不连续导通模式，难以满足高性能计算负载对纹波、瞬态响应及电磁兼容性的严格要求。
针对这一问题，本文提出了负载感知电源系统激活框架。其核心目标是：在不牺牲输出纹波与调节性能的前提下，根据瞬时负载功率和空间分布，动态调整激活的电压调节器数量，使每个工作中的调节器保持在接近最优效率的运行区间，从而在整个负载范围内维持高效率。
研究采用一个由70个集成电压调节器组成的代表性分布式垂直供电系统，总输出功率为1 kW，输出电压为1 V。每个电压调节器完成48 V到1 V的转换，最大输出电流15 A，标称开关频率4 MHz。设计指标为电感电流峰峰值纹波不超过额定电流的6%，即Δi = 0.825 A，输出电压纹波不超过0.02 V。
研究首先对两种传统控制策略进行了系统评估。在固定频率脉宽调制模式下，峰值效率出现在约50%负载处，为86%。当负载偏离该点时，效率均下降，其中轻载下由于开关损耗占比上升，效率退化尤为明显。在10%负载时效率仅为77%。同时，尽管输出电压纹波幅度保持稳定，但相对电感电流纹波（Δi/iload）增大至约60%，对输出电容造成额外应力。
在脉冲频率调制模式下，系统在约20%负载点从脉宽调制切换至脉冲频率调制，设定84%为最低效率阈值。频率随负载降低而降低，直到约10%负载达到连续导通模式边界。此后继续降低频率将进入不连续导通模式，而高变比（48 V至1 V）系统在兆赫兹级工作频率下，极窄的导通时间使得通过减小导通时间实现调压不切实际。因此，效率改善在轻载下趋于饱和，且输出电压纹波在轻载时增大至约0.1 V，超出典型限制。
为解决上述问题，本文提出负载感知电源系统激活方法。设瞬时负载功率为p(t)，系统全激活时峰值效率对应的负载功率为p_opt。激活策略以公式n_act(t) = ⌈m × p(t)/p_opt⌉计算所需激活的电压调节器数量。当负载功率不低于p_opt时，激活全部m个调节器；当负载低于p_opt时，按比例减少激活数量，使每个激活调节器的负载接近p_opt/m，即保持在最优效率点附近。
调节器的选择具有空间感知特性：优先激活靠近高负载区域的电压调节器，以减少电源平面内的横向再分配电流，从而降低平面导通损耗、IR压降以及瞬态电感电压波形。与传统的相数缩减技术不同，该方法同时协调激活调节器的数量与空间位置，而不仅仅是减少工作相数。
在电路实现层面，每个电压调节器配备一个由去激活标志信号控制的栅源钳位网络。该网络由一个辅助NMOS晶体管构成，其源极接地，漏极连接至功率开关的栅极。当去激活标志被置位时，辅助管将栅极电压拉至零，强制vgs=0 V，从而彻底切断开关工作；当标志被清零时，钳位释放，开关恢复正常固定频率操作。
研究采用SPICE–Python联合仿真平台对框架进行评估。每个电压调节器、负载段及互连路径均在SPICE环境中以行为化模型表示，包含功率开关、无源器件和寄生互连阻抗。仿真中模拟了空间和时间上变化的高性能计算工作负载，以复现真实负载瞬态。嵌入式电流传感器模型用于估计每路调节器的瞬时输出电流，数据被导出至Python监督控制器，按式计算出n_act(t)并生成各转换器的激活/去激活标志，再反馈至SPICE环境重新配置激活调节器子集。
该监督控制层仅修改各调节器的激活状态，不改变占空比、开关频率或补偿参数。去激活调节器的漏电损耗已纳入功率损耗模型，但相对于开关损耗的降低可忽略不计。实际系统中的重构延迟主要由负载采样时间、控制算法执行时间、通信延迟及门极传播延迟构成，文中给出的估计在数十至数百纳秒量级。
研究结果表明，在所提出的LAPSA框架下，系统效率在5%至50%负载范围内保持在85%以上，波动幅度小于0.6%。在5%负载时，系统仅激活7个电压调节器，总功率损耗相对于固定频率脉宽调制模式和脉冲频率调制模式分别降低了3倍和2.15倍。尤其重要的是，在效率改善的同时，电感电流纹波保持在6%以内，输出电压纹波维持在2%以内，确保了输出电能质量与调节完整性。
这些结果说明，按比例缩减激活调节器数量能够有效抑制轻载下固定频率开关损耗对效率的负面影响，使每个调节器维持在接近其最优效率的运行状态。空间感知的激活选择进一步减少了电源平面内的再分配电流，从而降低了导通损耗和电压降。与频率调制方法相比，LAPSA保持着额定的开关频率和纹波包络，不会引入额外的纹波幅度变化，也不会影响控制环路的稳态与动态性能，因此更适用于对纹波要求严格的高性能计算负载。
本文提出并验证了一种面向分布式垂直供电架构的负载感知电源系统激活框架。该框架通过动态选择激活电压调节器的数量和空间位置，保持每个调节器在接近最优效率区域运行，有效抑制轻载条件下的开关损耗。仿真结果表明，在5%至50%负载区间内，系统效率接近平坦，保持在87%左右，同时在5%负载下相对于传统方法实现了2至3倍的开关损耗降低。
该研究为高性能计算系统的供电管理提供了一种系统级解决方案。在应用层面，其潜在价值在于：大型高性能计算系统在实际运行中有相当比例时间处于非满载状态，效率的每一点提升都可转化为显著的能耗降低。在硬件实现层面，该框架可以嵌入FPGA或微控制器平台，支持实时自适应调节。本文所提出的方法与传统转换器级控制策略互补，为分布式垂直供电系统在宽负载范围内维持高效率与高电能质量提供了可行的技术路径。
该研究的主要亮点体现在三方面。其一，区别于传统相数缩减，本文提出了一种同时考虑调节器数量与空间位置的系统级电源管理策略，将分布式架构中的空间冗余转化为效率优势。其二，通过保持固定开关频率和额定纹波包络，该方法在改善效率的同时不牺牲输出电能质量，控制了电磁干扰特性和控制环路的稳定性。其三，本研究构建了SPICE–Python联合仿真框架，将器件级电气行为与系统级监督控制紧密结合，能够评估空间与时间上变化的真实工作负载场景下的系统性能。