量子电路切割与量子比特重用的集成框架QRCC研究报告

作者及发表信息

本研究由美国匹兹堡大学（University of Pittsburgh）的Aditya Pawar、Yingheng Li、Zewei Mo、Yanan Guo、Xulong Tang、Youtao Zhang和Jun Yang合作完成，论文标题为《QRCC: Evaluating Large Quantum Circuits on Small Quantum Computers Through Integrated Qubit Reuse and Circuit Cutting》，发表于2024年4月27日至5月1日举办的ACM国际会议ASPLOS ‘24（29th ACM International Conference on Architectural Support for Programming Languages and Operating Systems），并被收录于会议论文集第1卷。

学术背景

研究领域：
该研究属于量子计算（Quantum Computing）领域，聚焦于噪声中等规模量子（NISQ, Noisy Intermediate-Scale Quantum）时代的硬件限制问题。当前量子计算机的物理比特数量有限（如IBM最大设备仅433个量子比特），且存在噪声干扰（如退相干时间短、比特间串扰），导致大规模量子电路（Quantum Circuit）的高保真度运行面临挑战。

研究动机：
现有方案如Wire Cutting（导线切割）、Qubit Reuse（比特重用）和Gate Cutting（门切割）虽能部分缓解问题，但单独使用时效果次优：
1. Wire Cutting通过分割电路为子电路（Subcircuit）降低硬件需求，但后处理开销随切割数指数增长（每切一次需4倍计算量）。
2. Qubit Reuse利用硬件的中途测量与重置（MR, Mid-circuit Measurement and Reset）功能复用闲置比特，但仅适用于局部优化。
3. Gate Cutting虽适用于期望值计算（如哈密顿模拟），但其在电路级优化中的应用尚未充分探索。

研究目标：
提出QRCC框架，首次将Wire Cutting、Gate Cutting与Qubit Reuse集成，通过整数线性规划（ILP, Integer Linear Programming）搜索最优切割方案，实现以下目标：
- 最小化切割数以降低后处理开销；
- 通过比特重用减少子电路所需的物理比特数；
- 在期望值计算场景中，联合利用Gate Cutting进一步优化。

研究方法与流程

1. QRCC框架设计

QRCC分为以下核心步骤：

（1）QR感知的DAG表示

将量子电路转换为带比特重用机会的有向无环图（DAG），通过插入虚拟身份门（Identity Gate）对齐所有比特的操作层，明确每层的潜在切割位置（如图3所示）。与传统DAG不同，QRCC显式区分单比特门与双比特门的切割点，以支持更精细的优化。

（2）ILP问题建模

将电路切割问题转化为整数线性规划模型，关键变量与约束包括：
- 变量定义：
- 双比特门是否被切割（Wire Cut或Gate Cut）；
- 单比特门是否被切割（仅Wire Cut）；
- 子电路分配（如式5-8）。
- 约束条件：
- 每个门必须唯一归属子电路（式10）；
- 子电路比特数不超过设备容量（式11）；
- 切割数上限（式12）；
- 相邻门间的切割一致性（式13-14）。
- 目标函数（式18）：
最小化后处理开销（权重δ）与计算保真度损失（权重1-δ）的加权和，其中后处理开销线性化为α×（Wire Cut数）+ β×（Gate Cut数）。

（3）切割方案执行与后处理

• Wire Cutting：按式（3）重构原始电路的输出概率分布，需4^k次子电路运行（k为切割数）。
  
• Gate Cutting：按式（4）重构期望值，需6^m次子电路运行（m为门切割数）。
  
• 混合切割：优先处理Wire Cut，再处理Gate Cut，如图4示例所示。
  

2. 实验验证

（1）基准测试

• 概率分布计算：QFT（量子傅里叶变换）、AQFT（近似QFT）、Supremacy（随机电路）、Adder（加法器）。
  
• 期望值计算：M-Regular（正则图）、Erdős-Rényi（随机图）、Hamiltonian Simulation（哈密顿模拟）、VQE（变分量子本征求解器）。
  

（2）对比方案

• CutQC：仅Wire Cutting的MIP（混合整数规划）方案。
  
• QRCC变体：
  
  • QRCC-c（δ=1）：仅优化后处理开销；
    
  • QRCC-b（δ=0.75）：平衡后处理与保真度。
    

（3）性能指标

• 切割数（#cuts）、子电路数（#sc）、最大子电路双比特门数（#ms）。
  
• 后处理开销（以浮点运算数#fp衡量）。
  

主要结果

1. Wire Cutting优化

如表1所示，QRCC平均减少29%的切割数（QRCC-c）和24%（QRCC-b）。例如：
- QFT（n=30, d=27）：CutQC需32次切割，QRCC仅需6次（降低81%）。
- 复杂电路优势：QFT因全连接特性难以切割，而QRCC通过比特重用显著改善；AQFT因连接简化，改进较小。

2. Wire + Gate Cutting联合优化

如表2所示，引入Gate Cutting后：
- 平均切割数：QRCC-c（Wire+Gate）较CutQC降低44%，例如Erdős-Rényi（n=50, d=27）从39次降至23.46次（等效Wire Cut数）。
- 后处理加速：Reg（n=40, d=27）的等效Wire Cut数从21降至16.29，对应685倍后处理速度提升。

3. 实际设备验证

在IBM 7-qubit Lagos量子计算机上测试Reg（m=2）：
- QRCC（4-qubit子电路）：精度达98.3%，优于7-qubit直接运行的22.3%（表3）。
- 原因：子电路的双比特门数从16降至3，减少噪声累积。

结论与价值

科学价值

1. 方法创新：首次集成Wire Cutting、Gate Cutting与Qubit Reuse，提出ILP驱动的全局优化框架。
   
2. 性能突破：显著降低切割数与后处理开销，扩展了NISQ设备可处理的电路规模。
   
3. 理论贡献：为电路切割问题建立了严格的数学建模与优化方法。
   

应用价值

1. 硬件兼容性：使小规模量子设备能够运行大规模电路，缓解当前硬件资源不足的问题。
   
2. 成本效益：通过减少后处理开销，降低量子-经典混合计算的总体成本。
   

研究亮点

1. 跨层优化：QRCC揭示Wire Cutting可创造新的比特重用机会，反之亦然，形成正向反馈。
   
2. 灵活性：ILP模型支持不同优化目标（如δ可调），适应多样化需求。
   
3. 可扩展性：如图7所示，QRCC在电路规模（N）与设备容量（D）比值增大时仍保持良好性能。
   

其他发现

• 参数δ的影响（图5）：δ>0.5时切割数趋于稳定，而δ<0.5可提升保真度但增加切割数。
  
• 后处理策略比较（图6）：近似重构（ARP）比全状态重构（FRP）容忍更多切割，如ARP-4可支持50次切割。
  

（注：因篇幅限制，部分实验细节与公式推导未完全展开，读者可参考原文进一步查阅。）