分享自:

基于SOI平台的紧凑型偏振旋转器用于下一代偏振多样化光子集成电路

期刊:photonics and nanostructures - fundamentals and applicationsDOI:https://doi.org/10.1016/j.photonics.2025.101452

基于SOI平台的紧凑型偏振旋转器研究

作者及发表信息

本研究的唯一作者为Enan Cicek,来自土耳其Igdir University电气电子工程系。研究成果发表于期刊Photonics and Nanostructures - Fundamentals and Applications 2025年第66卷,文章编号101452。

学术背景

研究领域与动机

该研究属于集成光子学(Photonic Integrated Circuits, PICs)领域,聚焦于偏振控制关键技术——偏振旋转器(Polarization Rotator, PR)的设计与优化。由于硅基绝缘体(Silicon-on-Insulator, SOI)平台的双折射特性,光偏振态会影响光子器件性能,而现有偏振旋转器在尺寸、效率或带宽方面存在局限。因此,本研究旨在开发一种兼容CMOS工艺、兼具高效率与宽带宽的紧凑型偏振旋转器,以满足下一代偏振多样化PIC系统的需求。

关键科学问题

传统偏振旋转器面临三重矛盾:
1. 绝热锥形结构(如多模干涉器件)效率高但尺寸大(数百微米);
2. 等离子体方案尺寸小(几微米)但插入损耗高;
3. 多数方案仅支持窄带宽(<100 nm)。
本研究通过创新性结构设计,在29.5 μm长度内实现150 nm带宽的高效偏振转换。

研究方法与流程

1. 器件设计与工作原理

研究提出一种双段式偏振旋转器,通过破坏波导的垂直与水平对称性打破TE/TM模式的正交性:
- 第一段(TM₀→TE₁转换)
- 结构:输入直波导(宽度0.5 μm) + 双层锥形渐变区(长度20 μm)。上层为220 nm厚硅层(宽度从0.5 μm渐变为1.2 μm),下层为85 nm厚菱形硅层。
- 原理:通过双层结构调节模式有效折射率,在16–18 μm区域实现TM₀与TE₁的相位匹配,形成混合模式并完成转换(图2)。
- 第二段(TE₁→TE₀转换)
- 结构:分裂锥形波导(长度9.5 μm,初始宽度1.2 μm) + 输出直波导(宽度0.5 μm)。
- 原理:分裂锥形使TE₁与TE₀模式在5–6 μm处发生耦合,最终输出TE₀模式(图3)。

2. 数值仿真与性能评估

采用三维时域有限差分法(3D-FDTD)进行仿真:
- 仿真设置
- 边界条件:8层完美匹配层(PML)以减少反射;
- 网格精度:三方向均匀网格12 nm(约每个波长130个网格点);
- 光源:1.4–1.7 μm宽带TM₀模式光源;
- 监测器:频域功率监测器与模式扩展监视器。
- 关键参数计算公式
- 偏振转换效率(PCE)= 100% × (目标模式输出功率/输入功率);
- 偏振转换损耗(PCL)= 10·log₁₀(目标模式输出功率/输入功率);
- 消光比(ER)= 10·log₁₀(目标模式功率/非目标模式功率)。

主要结果

1. 分段性能

  • TM₀→TE₁转换
    • 在1.45–1.6 μm带宽内,PCE >97%,PCL <0.1 dB,ER >16.7 dB;
    • 1550 nm处PCE达98.7%,PCL仅0.054 dB,ER提升至20 dB(图5–6)。
  • TE₁→TE₀转换
    • 相同带宽内PCE >97%,PCL <0.12 dB,ER >18 dB;
    • 1550 nm处PCE超99%,ER达25 dB(图7–8)。

2. 整体性能

完整器件(TM₀→TE₀)在150 nm带宽内:
- 综合指标:PCE >96%,PCL <0.18 dB,ER >16.7 dB;
- C波段优化:PCE 98%,PCL 0.07 dB,ER 19 dB;
- 1550 nm峰值性能:PCE 98.7%,PCL 0.054 dB,ER 20 dB(图9–10)。

3. 对比优势

与文献同类器件相比(表2),本研究在带宽(150 nm)效率(>96%)尺寸(1.2×29.5 μm²)三个维度实现最佳平衡:
- 相比绝热锥形方案(如[10]长度420 μm),尺寸缩小14倍;
- 相比等离子体方案(如[11]损耗>2.1 dB),PCL降低35倍。

结论与价值

科学意义

  1. 结构创新:通过双层锥形与分裂锥形的组合设计,首次在亚30 μm长度内实现高效率宽带偏振旋转;
  2. 物理机制验证:明确相位匹配条件对模式耦合的调控作用,为非线性光学器件设计提供参考。

应用前景

  1. CMOS兼容性:SOI平台与现有半导体工艺无缝衔接,加速PIC技术产业化;
  2. 系统集成:该器件可与偏振分束器(如[8])联用,构建偏振无关的光子集成电路。

研究亮点

  1. 性能突破:首次在紧凑尺寸下同时实现>96% PCE、<0.18 dB PCL和150 nm带宽;
  2. 方法论创新:采用分段优化策略,通过分离TM₀→TE₁与TE₁→TE₀过程降低设计复杂度;
  3. 鲁棒性验证:仿真显示器件对±10 nm工艺偏差不敏感(ER仅下降0.5 dB)。

其他价值

  1. 数据开放性:虽然未公开原始数据,但文中提供了全部设计参数(表1),可复现结果;
  2. 扩展性:该设计框架可推广至其他材料平台(如氮化硅),具有跨波段的适配潜力。
上述解读依据用户上传的学术文献,如有不准确或可能侵权之处请联系本站站长:admin@fmread.com