类型a：

基于SW26010众核处理器的多消息并行SHA-256哈希算法研究

一、研究团队与发表信息
本研究的作者包括Ziheng Wang、Xiaoshe Dong、Yan Kang和Heng Chen，均来自西安交通大学计算机科学与技术学院。研究成果发表于《The Journal of Supercomputing》2023年第79卷，文章标题为《Parallel SHA-256 on SW26010 Many-Core Processor for Hashing of Multiple Messages》。论文于2022年8月13日在线发表。

二、学术背景与研究目标
SHA-256（安全哈希算法-256）是当前最广泛使用的密码学哈希函数之一，广泛应用于安全传输、数字签名和区块链等领域。随着物联网和超级计算的发展，对哈希函数的性能要求日益提高。然而，SHA-256的串行特性限制了其并行优化空间。

中国自主研发的“神威·太湖之光”超级计算机搭载的SW26010众核处理器具有独特的架构，但其在密码学算法优化方面的潜力尚未充分挖掘。本研究旨在探索如何利用SW26010的并行计算能力，实现多消息SHA-256的高效哈希计算，并为未来构建安全传输系统奠定基础。

三、研究方法与流程
研究分为单核优化和多核扩展两个主要阶段，具体流程如下：

1. 单核优化

   • 数据并行性：利用SW26010的向量寄存器同时加载8条消息，实现单指令多数据（SIMD）并行计算。
     
   • 指令级并行：通过双发射（Dual Issue）技术，使计算指令与内存访问指令重叠执行，减少流水线空闲。
     
   • 指令优化：重新定义布尔函数（如Ch和Maj），减少指令周期；利用旋转指令（vrolw）替代传统的移位操作，降低计算开销。
     
   • 内存访问优化：采用直接内存访问（DMA）技术，将数据传输带宽从8 GB/s提升至30 GB/s，并通过分段传输策略适配不同消息长度。
     

2. 多核扩展

   • 线程级并行：在单个核心组（CG）内，64个计算处理单元（CPE）协同处理多消息哈希任务。
     
   • 双缓冲技术：通过重叠计算与数据传输，隐藏内存访问延迟。实验表明，在消息长度大于32 KB时，双缓冲可显著提升吞吐量。
     
   • 进程级扩展：跨核心组分配任务，实现大规模并行（最高支持66560核）。
     

研究工具与创新
- SW5GCC编译器：支持旋转指令生成，优化汇编代码。
- 自定义DMA策略：动态调整数据传输分段大小，适配不同消息长度。
- 性能下限分析：通过理论计算（5.28周期/字节）验证实际优化效果（5.87周期/字节）。

四、主要研究结果
1. 单核性能
- 优化后的SW-SHA-256实现5.87周期/字节，较OpenSSL 3.0.0的串行实现加速8.18倍。
- 内存访问成本占比低于3%，验证了DMA优化的有效性。

1. 多核扩展性

   • 在64核配置下，吞吐量达14.55 GB/s；扩展至66560核时，并行效率仍保持95.91%，峰值吞吐量15.13 TB/s。
     
   • 双缓冲技术使多核场景下的内存访问成本降低至可忽略水平（消息长度>32 KB时）。
     

2. 跨平台对比

   • SW26010的吞吐量（60.21 GB/秒）显著优于同类CPU（如Xeon Bronze 3106的3.7 GB/秒）和GPU（如GTX 1050 Ti的9.49 GB/秒）。
     

五、研究结论与价值
本研究首次在SW26010上实现了高性能SHA-256并行化，为超级计算机的安全传输系统提供了关键技术支撑。其科学价值体现在：
1. 方法论创新：提出针对众核架构的指令级与数据级并行优化框架，可推广至其他密码学算法。
2. 工程实践意义：通过DMA和双缓冲技术解决了众核处理器内存带宽瓶颈问题。
3. 应用前景：为区块链、量子抗性签名算法（如XMSS）等需要高吞吐哈希的场景提供了解决方案。

六、研究亮点
1. 性能突破：首次在SW26010上实现SHA-256的TB级吞吐量。
2. 优化技术普适性：提出的DMA分段策略和双缓冲方法适用于其他数据密集型算法。
3. 开源验证：代码通过NIST密码算法验证程序（CAVP）测试，确保正确性。

七、其他贡献
研究团队计划进一步优化单消息哈希的并行调度，并探索SHA-3等算法在SW26010上的适配，以增强超级计算机的全栈安全能力。