澳门大学模拟与混合信号超大规模集成电路国家重点实验室的吴岳（Yue Wu）、彭亚涛（Yatao Peng）、殷俊（Jun Yin）、Rui P. Martins及Pui-In Mak在IEEE Journal of Solid-State Circuits（JSSC）2026年5月刊上发表了题为“A Low Phase Noise and High-Efficiency Biharmonic Class-F⁻¹ VCO With Improved Waveform Shaping”的研究论文。该研究提出了一种双谐波逆F类（Class-F⁻¹）压控振荡器（VCO）架构，通过分布式双模谐振器（DMR）和栅极二次谐波注入技术，在保持低相位噪声的同时显著提升了功率效率，并在室温与低温环境下均获得了领先的性能指标。
研究的核心目标是解决射频谐波振荡器中长期存在的品质因数（FOM）瓶颈问题。在传统电感电容（LC）振荡器中，FOM的改善依赖于谐振腔品质因数（Q值）的提升、功率效率的优化以及各类噪声源脉冲灵敏度函数（ISF）的最小化。利用谐波阻抗整形电压波形以降低ISF已成为重要途径，但传统基于变压器的双谐波振荡器面临磁通抵消导致的Rp1与Rp2难以同时取高的权衡，限制了FOM的进一步提升。此外，输出波形中相位失配的三次谐波电压会压缩ISF接近零的平坦区域，增加噪声到相位噪声的转换，降低功率效率。本研究旨在从谐振网络拓扑和栅极谐波控制两个层面突破这些限制。
在设计与实现方法上，论文首先通过大信号仿真分析了MOS晶体管在截止、饱和与线性区之间周期性切换时漏极电流各次谐波成分的生成机制。研究表明，仅增大漏栅电压增益（Av）虽然可以增强三次谐波电流，但会导致id3大于id2。当在漏极注入正确相位的二次谐波电压且其与基波电压比超过约0.29时，id2可超过id3，同时扩大零电流区间。然而，在实际谐振腔中非零的三次谐波阻抗会产生相位失配的三次谐波电压，恶化id2与id3的比例。通过在栅极引入适当幅度的二次谐波电压（vg2），可以有效抑制id3并增强id2，即便在三次谐波相位最不利的条件下也能保持id2的主导地位。基于此，研究者提出了分布式双模谐振器结构。该DMR由一个主电感（2·L2）和四个辅电感（L1）以及两组相同的可调电容（C1）组成，分别跨接在漏极和栅极之间，形成电流复用结构的Class-F⁻¹ VCO。作为一个四阶网络，DMR具有两个谐振频率ωL和ωH。通过设计电感比L2/L1=1.5，可以保证在调节振荡频率时ωH始终精确等于2ωosc，实现谐波自对准。在实际版图中，由于电感之间存在耦合系数k1、k2和k3，研究者通过在L11和L12中故意引入微小电感偏移，使其有效电感相等，确保谐波对准不被破坏。电磁仿真提取的电感值约为L1,eq=118 pH、L2,eq=178 pH，在10 GHz下QL1=23.5、QL2=24.5，在20 GHz下QL1=38.5、QL2=19.8。DMR在基波和二次谐波处的等效并联电阻分别约为206 Ω和293 Ω，有效Q值分别为16.5和15，相较于传统变压器谐振器在相同二次谐波电阻条件下具有明显更高的基波Q值和Rp1。这是因为在分布式DMR中，模式分割通过两个明确定义的等效电感实现，而非磁耦合，因此避免了磁通抵消引起的Q值退化。
在相位噪声分析方面，论文基于Hajimiri的线性时变（LTV）模型，将振荡器的总有效噪声因子分解为谐振腔损耗噪声（Ftank）、跨导噪声（Fgm）和沟道电导噪声（Fgds）三部分。对于所提出的DMR型Class-F⁻¹ VCO，仿真得到的漏极电压波形在底部具有接近半个周期的平坦区间，二次谐波与基波电压比vp2/vp1为0.33，而三次谐波电压vp3仅为约0.03 V，远小于传统变压器型结构中vp3约等于0.45倍vp2的水平。通过计算得到的谐振腔噪声因子比传统变压器型结构低约3.73 dB。这主要归因于两方面：其一，DMR在三次谐波处呈现更低的容性等效阻抗（约14 Ω，而变压器型约为47 Ω），有效抑制了vp3的产生；其二，栅极二次谐波电压vg2的引入增强了id2并抑制了id3，从而进一步降低了三次谐波电压的不利影响。同时，由于不需要依赖过高的漏栅电压增益即可获得足够的vp2/vp1，本设计中栅极电压摆幅控制在约0.95 V峰峰值以下，低于传统结构约1.2 V，有利于器件长期可靠性。仿真结果表明，所提出结构的FOM在10 GHz载波下可达到约199.6 dBc/Hz，而理想情况下（假设fgm和fgds均为零）的最大FOM约为201 dBc/Hz。
在电路实现方面，研究团队在65纳米CMOS工艺上设计并流片了两款VCO原型。芯片1的目标为超低相位噪声，工作电压0.95 V，采用4位开关电容阵列进行粗调谐，频率调谐范围（FTR）为9.37至10.86 GHz（14.8%）。在9.92 GHz处，10次平均的相位噪声测量结果为−119.6 dBc/Hz@1 MHz偏移和−143 dBc/Hz@10 MHz偏移，对应FOM分别为195.5和198.9 dBc/Hz。在整个调谐范围内，10 MHz偏移相位噪声保持在−138.3至−143 dBc/Hz之间，功耗为1.63至2.6 mW，FOM稳定在195.5至198.9 dBc/Hz之间，表现出良好的性能一致性。实测电源推动为−31至−38.7 MHz/V。芯片2针对低温应用和超低功耗优化，工作电压0.85 V，采用5位开关电容阵列，并增加了NMOS栅极固定补偿电容（约16.2 fF）以平衡PMOS与NMOS的寄生失配，从而改善1/f噪声上转换抑制。芯片2在室温下的FTR为8.77至10.65 GHz（19.4%），功耗1.26至2.05 mW，1 MHz偏移相位噪声为−116.3至−119.1 dBc/Hz，10 MHz偏移为−137至−141.6 dBc/Hz，对应FOM最高约199 dBc/Hz，闪烁噪声拐角约220至550 kHz。在4.2 K低温环境下，供电电压降为0.75 V，功耗降至0.75至1.0 mW，FTR上移至9.35至11.23 GHz。在9.35 GHz处，相位噪声达到−125.1 dBc/Hz@1 MHz偏移和−151.5 dBc/Hz@10 MHz偏移，对应FOM分别为205.1和211.5 dBc/Hz；在11.23 GHz处则达到−123.7 dBc/Hz@1 MHz偏移和−150.1 dBc/Hz@10 MHz偏移，FOM分别为206和212.4 dBc/Hz。相比室温，低温下10 MHz偏移相位噪声改善了约10 dB以上。该性能在已报道的低温VCO中处于领先地位，较此前最佳结果提升了最多8.6 dB的FOM。芯片的核心面积均为0.088 mm²（不含焊盘）。
该研究的价值体现在科学和应用两个层面。在科学层面，论文系统阐明了双谐波Class-F⁻¹振荡器中三次谐波失配电压对相位噪声与效率的危害机制，并提出了通过栅极二次谐波注入实现谐波电流控制（HCC）的新策略，拓展了振荡器波形工程的理论框架。所提出的分布式DMR以非磁耦合方式实现了基波与二次谐波阻抗的解耦设计，突破了传统变压器谐振器中的阻抗权衡，为高性能射频振荡器的谐振网络设计提供了新思路。在应用层面，该架构在室温下以约2.6 mW功耗实现了近199 dBc/Hz的FOM，在类似频率范围内较已有工作提升了最高7 dB；在低温下更以亚毫瓦功耗获得了212.4 dBc/Hz的FOM，适合作为超导量子计算接口中的本地振荡信号源和量子态探测的载波发生器。此外，研究者还指出，该拓扑在毫米波频段仍能保持较高的Rp1和Rp2，并且由于栅极二次谐波电流增强降低了对超高Rp2的依赖，因而在毫米波和更先进CMOS工艺节点下具有进一步扩展的潜力。