基于ISSCC 2024论文的学术研究报告：一种能效达25.2 pJ/步的电容式触摸传感器

第一部分：研究团队与发表信息

本研究的核心作者为来自浙江大学的冯祥东、王志宇、陈叶刊、蔡天祎、轩扬帆、杨昌贵、王维晓、罗宇轩、赵波，以及来自杭州微纳视通科技有限公司的张云山和杭州万高科技股份有限公司的唐中。该研究成果以论文形式发表于2024年度的IEEE国际固态电路会议（ISSCC 2024），并在会议的第26场次“显示与用户交互技术”中作为第26.5篇论文进行了报告。ISSCC是集成电路设计领域的顶级学术会议，被誉为“芯片奥林匹克”，在此发表论文标志着该工作获得了国际同行的广泛认可。

第二部分：研究的学术背景与目标

本研究属于集成电路设计领域，具体方向为面向人机交互界面的高能效、高抗噪电容式触摸传感芯片设计。电容式触摸系统在移动设备、个人电脑、交互式白板等众多应用中扮演着关键角色。然而，在实际应用中，来自显示屏、荧光灯、充电器等来源的噪声对系统信噪比（SNR）构成了严峻挑战，尤其是在追求高能效的电池供电设备中。

传统的噪声抑制方法通常面临功耗增加的困境。这些方法主要包括：1）将激励信号频率设置在无噪声频段，但这在复杂噪声环境下受限；2）在接收端使用高阶带通滤波器，这会增加面积和功耗；3）在接收端采用锁相放大（Lock-in）架构，但该架构需要混频器、低通滤波器等额外电路，同样增加了系统复杂性和功耗。因此，如何在保证高信噪比的同时，显著提升系统能效，成为电容式触摸传感芯片设计的关键挑战。

基于此背景，本研究的目标是设计并实现一款新型电容式触摸传感器芯片。其核心目标在于突破传统方法的限制，通过创新的系统架构和电路技术，在极低的功耗下实现高信噪比和高抗干扰能力。论文明确提出的技术指标是实现超越现有技术水平的能量效率。

第三部分：研究的详细工作流程与方法

本研究的工作流程围绕两颗核心创新模块展开：抗噪声激励源和直接锁入式模数转换器（ADC），并基于此构建完整的传感系统。

1. 整体系统架构与工作流程： 研究首先设计了一个完整的触摸传感芯片系统架构（如图26.5.2顶部所示）。系统分为发射机（TX）和接收机（RX）两大部分。TX负责生成并驱动激励信号，RX负责读取和处理感应信号。具体流程如下：TX模块产生经过带通ΔΣ调制的单比特驱动信号，施加到一个16×28通道的触摸屏面板的16个驱动通道上。面板的感应信号进入RX端，RX包含四组读取模块。每组模块包含一个14选2的多路复用器（Mux）、一个全差分电荷放大器以及一个直接锁入式ADC。整个系统的关键点在于，TX的ΔΣ调制器和RX的直接锁入式ADC采用精确同步的相同采样时钟频率（fs），这确保了直接锁入操作的准确执行。

2. 抗噪声激励源的详细设计流程： 这是本研究的第一个核心创新点。其设计目标不是滤除噪声，而是让激励信号本身对噪声“免疫”。具体实施步骤如下： * 原理与架构： 激励源采用二阶带通ΔΣ调制器，其噪声传递函数（NTF）为(1-z⁻¹²)²。该NTF在频谱上产生了12个均匀分布的零点。 * 频率与相位配置： 激励信号精确地使用四个频率：f0, 2f0, 3f0和4f0，并将它们放置在NTF的四个低频零点上。为了同时驱动16个通道，每个频率又使用了四个相位：0°, 180°, 90°, 270°。这些相位通过为相位累加器设置正交的初始值来实现。 * 噪声处理策略： 系统识别到触摸系统中的噪声（如50kHz的荧光灯噪声、90kHz的显示屏噪声及其谐波）能量集中在有限的频率点上。通过精心选择ΔΣ调制器的采样频率（fs），可以将这些干扰噪声安排在NTF的零点之间。这样，激励信号位于零点（增益极低），而噪声位于零点之间（增益较高），但系统噪声最终被淹没在ΔΣ调制器本身产生的宽带量化噪声中，从而保护了激励信号的纯净度。 * 硬件实现与优化： 为实现低功耗和小面积，激励源采用了一个共享的14位正弦波查找表，通过为不同频率和通道的相位累加器设置不同的步长和初始值，来高效生成所有16路相位信号。相比之前使用专用直接数字频率合成技术的工作，此方法在达到相近信噪比的同时，大幅降低了成本和功耗。

3. 直接锁入式ADC的详细设计流程： 这是本研究的第二个核心创新点，旨在简化传统锁相放大架构，消除对模拟带通滤波器、混频器和低通滤波器的需求。 * 工作原理： 该ADC结合了相干采样和N路径（N=12）变换技术，将交流信号直接转换为直流信号，然后采用噪声整形逐次逼近寄存器（NS-SAR）技术来提升信噪比和能效。 * 创新电路结构： 与之前采用多个独立NS-SAR ADC实现带通噪声整形的工作不同，本研究创新性地使用单个SAR ADC，并将所有1/(z-1)积分器合并为一个单一的1/(z¹²-1)积分器，从而实现了整体NTF为(1-z⁻¹²)的效果。 * 1/(z¹²-1)积分器的实现： 这是技术关键。研究者用一组12个电容阵列取代了传统方案中的单个积分电容。这些电容按照特定的时序控制图，依次参与SAR逻辑转换和积分操作。这种时序复用机制是电路实现的核心。 * 失调与1/f噪声消除： 由于直接锁入的原理等效于将交流信号转为直流信号，因此ADC积分器本身的直流失调和1/f噪声会成为问题。为此，研究中采用了频率为fs/24的斩波技术。由于所有信号都精确位于fs/12的整数倍频率上，斩波操作可将失调调制到未使用的频带中间，从而有效抑制。 * 低功耗电路技术： 为了进一步最小化功耗，ADC中采用了浮动反相放大器（FIA）和异步SAR逻辑电路。

第四部分：研究的主要结果与分析

研究基于65纳米CMOS工艺流片，芯片面积为1.31平方毫米，并对芯片进行了全面的测量验证。

1. 核心模块性能验证： * 抗噪声激励源： 测量结果显示，在f0（143.3 kHz）和4f0频率下生成的激励信号，其频谱清晰地展现了带通噪声整形的效果，信号能量集中在预定频率，而量化噪声被整形到零点之间的频带（图26.5.4顶部）。 * 直接锁入式ADC： 对其输出频谱的测量表明，其NTF零点与抗噪声激励源的零点完全一致（图26.5.4底部）。在零输入条件下，信号频率处的噪声低至-136.6 dB（基于32760点DFT）。当输入一个满幅的4f0信号时，在f0, 2f0, 3f0频率处的串扰分别为-96 dBc, -87 dBc和-88 dBc，证明了出色的频率选择性。右侧频谱图显示，ADC积分器的失调被有效斩波，转移到了未使用的频带。值得注意的是，即使采用了较低的过采样率（OSR=1.5），这两个模块都表现出了良好的噪声整形能力。

2. 系统级触摸性能测试： * 信噪比（SNR）测量： 在室温下，对五指触摸和触控笔触摸进行了测试。超过100个样本的数据显示，五指触摸的平均信号值为1476.5，均方根（RMS）噪声为1.49，对应SNR为59.9 dB。触控笔触摸的平均信号值为161.2，RMS噪声为1.38，对应SNR为41.3 dB（图26.5.5）。 * 芯片间一致性： 对10颗芯片进行五指触摸SNR测量，平均SNR为58.9 dB，标准差为1.44 dB，显示了良好的制造一致性和设计鲁棒性（图26.5.6顶部）。

3. 功耗与能效： 芯片测得的总功耗为977微瓦。功耗分布显示，大部分功耗（614微瓦）消耗在TX驱动器上，这符合触摸系统驱动大面板电容的实际情况（图26.5.6右上）。得益于所提出的抗噪声激励源和直接锁入式ADC，系统仅需1.5的低过采样率和2V的驱动电压即可实现平均58.9 dB的SNR。

4. 结果分析与逻辑推进： 模块级测试结果直接验证了两个核心创新技术的可行性和有效性：激励源的噪声整形特性和ADC的零点多重一致性。这些结果为系统级测试的高SNR表现奠定了基础。系统级SNR和功耗的测量数据，最终共同支撑了芯片整体能效的计算。所有结果逻辑连贯，从原理验证到模块性能，再到系统指标，层层递进，最终汇聚到与现有技术的对比中。

第五部分：研究的结论与价值

本研究的结论是，成功设计并验证了一款集成抗噪声激励源和直接锁入式ADC的电容式触摸传感芯片。该芯片在65纳米CMOS工艺下实现，在仅977微瓦的总功耗下，实现了五指触摸59.9 dB的高信噪比。其最突出的性能指标是达到了25.2皮焦耳每转换步（pJ/step）的能量效率。根据论文提供的比较表，这一能效比当前最先进的技术提升了4.3倍以上。

这项研究的价值体现在以下几个方面： * 科学价值： 提出了“噪声免疫”而非“噪声滤除”的新思路，通过让信号链（激励源与ADC）的NTF零点在频域精确对齐，使信号始终处于最有利的传输点，而噪声被系统地整形和抑制。这为模拟与混合信号集成电路设计，特别是在强噪声环境下的传感系统设计，提供了一种创新的架构范式。 * 技术价值： 发明的直接锁入式ADC，巧妙地将N路径变换、噪声整形SAR和斩波技术相结合，用单通道时序操作实现了多零点带通噪声整形，极大地简化了电路结构，降低了功耗和面积。共享查找表、电容阵列复用等具体电路优化技术也具有很高的参考价值。 * 应用价值： 该芯片极低的功耗和优异的抗噪性能，非常适用于对续航要求苛刻的便携式、可穿戴电子产品以及需要应对复杂电磁环境的大型交互设备（如交互白板、车载显示屏）。其高能效特性有助于延长电池寿命，提升用户体验。

第六部分：研究的亮点

本研究的亮点突出，主要体现在： 1. 架构创新： 提出了一个全局优化的系统架构，将发射端（激励源）和接收端（ADC）的噪声整形特性进行协同设计，通过零点对齐实现端到端的高信噪比，这是一种系统级的创新思维。 2. 电路创新： 提出的“直接锁入式ADC”是核心电路创新。它摒弃了传统锁相放大架构中的多个模拟模块，通过数字时序控制和模拟电路复用（12电容阵列），在一个ADC内完成了信号解调和噪声整形，实现了显著的简化与能效提升。 3. 性能突破： 实测25.2 pJ/step的能量效率实现了超过4.3倍的提升，这是一个量级性的性能改进，确立了该芯片在该领域的领先地位。 4. 工程实用性： 设计充分考虑了实际应用中的多种噪声源（显示、荧光灯、充电器噪声），并通过可配置的采样频率选择提供了灵活的噪声抑制方案，具有很强的工程实用性和鲁棒性。

第七部分：其他有价值的内容

研究在实现高能效的同时，也兼顾了其他实际性能。例如，芯片支持多指触摸和触控笔输入，并分别给出了对应的SNR数据，显示了其应用的全面性。此外，论文中给出的详细时序控制图、功耗分解图以及10颗芯片的SNR统计，为其他研究者复现和评估该工作提供了充分的信息。最后，该研究得到了中国国家重点研发计划和国家自然科学基金的资助，体现了其作为前沿基础研究与产业应用结合项目的重要性。