关于PDN建模中电感高估问题的研究：基于MLCC模型的学术报告

一、 研究团队与发表信息

本研究的主要作者包括傅才亮（Cailiang Fu）、黄安峰（Anfeng Huang）、孙寅（Yin Sun）、张国正（Guozheng Zhang）、李杰（Jie Li）和罗俊峰（Junfeng Luo）。作者单位分别来自西南科技大学信息与控制工程学院（School of Information and Control Engineering, Southwest University of Science and Technology）以及德图利科技有限公司（Detoolic Technology Co., Ltd.）。该研究成果以论文形式发表，收录于2025年IEEE国际先进互连研讨会（2025 IEEE International Workshop on Advanced Interconnects, WAI）的会议论文集。

二、 学术背景与研究目的

本研究属于高速电子系统与信号完整性（Signal Integrity, SI）/电源完整性（Power Integrity, PI）领域，具体聚焦于电源分配网络（Power Delivery Network, PDN）的建模与仿真精度问题。随着人工智能（AI）应用，特别是GPU（图形处理器）的飞速发展，现代服务器和高性能计算平台的功耗急剧上升，对PDN的性能提出了前所未有的挑战。GPU等集成电路在工作时会产生高达数百甚至数千安培的瞬态电流，引发严重的同步开关噪声（Simultaneous Switching Noise, SSN）和电压跌落/过冲（Voltage Droop/Overshoot）。为了确保芯片稳定工作，必须将PDN的阻抗在目标频段内控制在毫欧姆级别。

多层陶瓷电容器（Multi-layer Ceramic Capacitor, MLCC）作为PDN中关键的退耦元件，其阻抗特性（尤其是寄生电感）的准确评估对于PDN设计至关重要。然而，MLCC的实际阻抗与其安装方式（如焊盘设计、过孔布局）和PCB（Printed Circuit Board，印制电路板）叠层结构密切相关。这意味着电容供应商提供的标准模型（通常为SPICE模型或S参数模型）不能直接用于PCB级的全板PDN仿真，因为标准模型通常只包含电容本体参数，而忽略了其在具体PCB环境下的“安装电感”（Mounting Inductance）。

目前，业界普遍使用Ansys SIwave、Cadence PowerSI等2.5D全波仿真工具进行PDN阻抗分析与优化，因其在计算效率和精度之间取得了较好平衡。然而，这些工具在处理电容模型集成时，其电感计算的准确性一直存在疑问。已有研究指出，在全波仿真中，若不对测试板测得的电容寄生电感中的安装电感部分进行扣除，会导致在系统级仿真中出现“双重计数”（Double-counting），即重复计算了本属于PCB走线结构的电感。但这一“电感扣除”的必要性在2.5D工具中是否同样存在，其影响程度如何，尚未有明确结论。

因此，本研究的核心目的在于：通过设计精密的测试夹具和对比实验，系统性地评估当前主流PDN仿真工具（PowerSI, SIwave, HFSS 3D Layout）在预测MLCC及其安装结构整体阻抗时的准确性，量化其误差，并深入分析误差来源，最终提出改进仿真精度的有效方法。

三、 详细研究流程与方法

本研究流程严谨，可分为以下几个关键步骤：

步骤一：测试夹具设计与测量系统搭建 研究首先设计了专用的MLCC测试夹具。该夹具采用共面波导（Coplanar Waveguide, CPW）结构，两端焊接SMA连接器，用于放置待测的0805封装的MLCC电容。研究特别关注了PCB介质层厚度（即电容焊盘到参考地平面的距离）对安装电感的影响，因此制备了三种不同介质厚度（0.1 mm， 0.6 mm， 0.8 mm）的测试板。这模拟了实际PCB设计中不同电源/地平面间距的场景。测量使用Siglent SNA5084X矢量网络分析仪（Vector Network Analyzer, VNA），频段为9 kHz至8.5 GHz。测量前，使用Keysight 85054D校准件对VNA端口进行了SOLT（短路-开路-负载-直通）校准，以确保测量基准的准确性。为了去除测试夹具本身传输线效应的影响，获取电容安装点的真实阻抗，研究采用了“2x-Thru”去嵌入（De-embedding）技术。最终，通过测量得到的S参数，利用公式 Z = (2 * Z_ref * S21) / (1 - S21) （其中Z_ref为50欧姆参考阻抗）计算出被测电容的实测阻抗Z_mea。

步骤二：电容模型与仿真流程建立 为了验证仿真工具的准确性，研究建立了一套标准的仿真对比流程： 1. PCB结构仿真：使用PowerSI、SIwave和HFSS 3D Layout三种工具，分别对上述三种厚度的测试夹具PCB布局（不含电容）进行仿真。仿真中设置三个端口：Port 1和Port 2对应实际测量时的两个SMA端口位置，Port 3则设置在电容的焊盘位置，用于后续连接电容模型。仿真生成一个三端口S参数文件（S3P）。 2. 电路级联合仿真：将上述得到的S3P文件导入Keysight公司的先进设计系统（Advanced Design System, ADS）软件中。同时，将电容供应商（村田Murata）提供的该电容模型（以S2P文件形式）也导入ADS。在ADS中，将电容模型正确连接到PCB S3P文件的Port 3上，从而构建一个包含PCB寄生效应和电容本体模型的完整电路。 3. 仿真设置：所有仿真均采用从100 kHz到1 GHz的对数频率扫描，以覆盖MLCC的典型谐振频率范围。为确保一致性，所有工具均采用相同的网格设置（最大网格边长0.2 mm）并启用平面间耦合计算。

步骤三：数据对比与误差分析 将步骤二中得到的不同工具、不同板厚的联合仿真阻抗结果，与步骤一中对应板厚的实测阻抗结果进行详细对比。研究不仅观察阻抗曲线的整体形态，更选取了100 MHz这个频点作为定量比较的基准。在100 MHz时，电容的阻抗主要体现为其寄生电感的感抗（Z ≈ jωL），因此可以反推出等效串联电感（Equivalent Series Inductance, ESL）值。通过对比仿真与实测在100 MHz的阻抗值，可以精确量化仿真工具对寄生电感的高估程度。

步骤四：误差根源探究与校正方法验证 基于对比发现的系统性高估现象，研究提出了根本原因假设：仿真工具在计算Port 3处的阻抗时，已经包含了从焊盘到参考平面的回流路径所贡献的“安装电感”（L_mount）。而当我们将一个已经包含了部分安装电感的供应商电容模型（其模型可能基于某种标准测试板提取）接入该端口时，这部分安装电感就被重复计算了。 为了验证该假设，研究进行了关键的校正仿真：在PCB仿真中，将电容焊盘位置（Port 3）用理想的短路路径连接，再次进行仿真。此仿真得到的结果即为纯粹的、由PCB结构决定的安装电感L_mount。然后，从原始联合仿真得到的总体电感中，减去这个L_mount，得到校正后的电容电感值L_correct。最后，将L_correct与实测反推的参考电感值进行对比，以验证校正方法的有效性。

四、 主要研究结果

1. 测试夹具验证结果：研究首先验证了自行设计的测试夹具的可靠性。通过对比测量阻抗（Z_mea）、供应商模型阻抗（Z_vendor）以及经过电感扣除校正后的阻抗（Z_sub），发现Z_mea与Z_vendor吻合度极高，误差仅7%，但与未校正的Z_sub误差高达40%。这初步表明供应商模型可能未考虑特定安装条件下的电感修正，也侧面证明了测试夹具和测量方法的准确性。

2. 仿真与实测对比结果（校正前）：

   • 阻抗曲线趋势：在100 kHz至2 MHz的电容主导频段，所有仿真工具的阻抗曲线与实测结果高度吻合，最大误差低于7%。这表明仿真工具对电容容值及其等效串联电阻（ESR）的捕捉是准确的。
   • 电感区域高估：在高于谐振频率的感性区域（如100 MHz），所有仿真工具均系统性高估了阻抗（即电感）。高估程度随PCB介质厚度的增加而显著加剧。
   • 定量误差分析（基于100 MHz数据）：
     • SIwave表现相对最好，在0.1mm， 0.6mm， 0.8mm板厚下，电感高估百分比分别为21.4%， 42.5%， 42.3%。
     • PowerSI的高估更为严重，对应板厚下的高估百分比分别为39.0%， 113.1%， 125.7%。
     • HFSS 3D Layout的高估最大，分别为72.5%， 91.6%， 89.6%。
   • 核心发现：仿真工具对寄生电感的高估是普遍且显著的，且高估程度与PCB介质厚度（即安装电感L_mount的大小）正相关。这直接印证了研究背景中的疑虑。

3. 误差根源验证与校正结果：

   • 通过“短路Port 3”的仿真，成功提取了三种工具在不同板厚下的L_mount值。例如，对于0.1mm板厚，PowerSI、SIwave、HFSS 3D Layout计算出的L_mount分别为122.4 pH， 70.9 pH和217.8 pH。
   • 将原始仿真总电感减去对应的L_mount，得到校正后电感L_correct。校正后的结果与实测参考值惊人地接近。
   • 以0.1mm板厚为例：实测参考电感为289.2 pH。PowerSI、SIwave、HFSS 3D Layout校正后的电感分别为282.4 pH， 282.1 pH， 283.6 pH，与实测值的差异均缩小至2.4%以内。对于0.6mm和0.8mm的板厚，校正后的电感值也与实测值高度吻合。
   • 结论性证据：这一结果强有力地证明了仿真中电感高估的根本原因是安装电感L_mount的双重计数。校正方法（即从仿真结果中扣除由纯PCB结构产生的L_mount）能有效消除该误差，将仿真精度提升至与实测几乎一致的水平。

五、 研究结论与价值

本研究通过精密的实验设计、系统的仿真对比和深入的数据分析，得出了明确结论：当前主流的2.5D PDN仿真工具（如PowerSI， SIwave， HFSS 3D Layout）在集成MLCC模型进行系统级阻抗分析时，会系统性高估整体的寄生电感，误差主要来源于对电容安装电感（L_mount）的重复计算。高估程度与PCB的介质层厚度成正比，在最坏情况下误差可超过100%。

本研究的科学价值在于首次在2.5D仿真工具的语境下，通过实验量化并确认了“安装电感双重计数”问题的存在及其严重性，澄清了业界此前在此问题上的模糊认识。它明确了全波仿真中已知的“去嵌入”概念在2.5D仿真中同样至关重要。

其工程应用价值极高： 1. 提升设计精度：为PDN设计工程师提供了明确的指导，即在采用2.5D工具进行电源完整性签核（Sign-off）时，必须考虑从仿真结果中扣除PCB安装结构引入的寄生电感，否则可能导致对PDN阻抗的过度悲观估计，从而引发不必要的过度设计（如增加过多电容），或掩盖实际存在的风险。 2. 提供校正方法：研究验证了一套简单有效的校正流程：先对不含电容的PCB结构进行仿真以提取安装电感L_mount，再将其从包含电容模型的联合仿真结果中扣除。这套方法易于集成到现有的EDA设计流程中。 3. 指导模型使用：提醒设计者，直接使用供应商提供的电容模型进行板级仿真可能存在精度风险，模型的适用性与具体的安装环境相关。

六、 研究亮点

1. 问题导向明确，直击工程痛点：研究瞄准了高速、高功耗AI芯片PDN设计中的关键精度难题——电容寄生电感的准确评估，具有强烈的现实意义。
2. 实验设计严谨，变量控制清晰：通过设计不同介质厚度的测试夹具，单一变量（安装电感）化地揭示了问题本质及其与PCB参数的定量关系。
3. 对比系统全面：同时对比了三种业界主流的仿真工具与实测数据，使得结论具有普遍性和说服力。
4. 根源分析深入，校正方法有效：不仅指出了误差现象，更通过创新的“短路仿真”法精准定位了误差来源（L_mount双重计数），并提出了经过实验验证的有效校正方案，完成了从发现问题到解决问题的完整闭环。
5. 数据详实，量化充分：提供了大量具体的阻抗曲线对比和精确到百分比的误差数据，使研究结果非常扎实。

七、 其他有价值内容

本研究还间接强调了在高速电路设计中，“设计即仿真” 的局限性。它表明，即使使用了先进的电磁仿真工具，如果对模型集成和物理理解的细节把握不足，仍然可能得到偏离实际的结果。因此，结合实测验证、深入理解仿真工具背后的假设和局限性，对于实现精准设计至关重要。本研究为建立更可靠的“仿真-测量”关联流程提供了重要范例。