本文的主要作者为K. Ji、M. Schnedler、Q. Lan、J.-F. Carlin、R. Butté、N. Grandjean、R. E. Dunin-Borkowski和Ph. Ebert，他们分别来自德国于利希研究中心Ernst Ruska Centrum和Peter Grünberg Institut、德国亚琛工业大学实验物理研究所，以及瑞士洛桑联邦理工学院物理研究所。该研究于2024年6月9日在线发表于Ultramicroscopy期刊，论文标题为《调制掺杂n型GaN电子全息中相位衬度巨增强的起源》。

这项研究属于半导体电子显微学与静电势定量表征领域。在半导体器件物理中，通过透射电子显微镜中的离轴电子全息术（off-axis electron holography）对掺杂结构进行静电势成像，是获取纳米尺度下载流子分布和电场信息的重要手段。然而，此前的研究长期存在一个令人困惑的现象：在p-n结中，实验测得的电子光学相位衬度总是小于理论预期；而在n-n+掺杂台阶等调制掺杂结构中，相位衬度却出现异常增强，甚至远超理论计算值。为了解释这种差异，作者选取了Si掺杂浓度分别为8×10¹⁷ cm⁻³和3.5×10¹⁸ cm⁻³的GaN n-n+掺杂台阶作为模型体系，结合离轴电子全息实验与自洽静电势计算，系统研究了相位衬度的物理起源。

实验工作首先采用聚焦离子束（focused ion beam，FIB）技术制备GaN透射电镜薄片。制备前先用碳层保护样品表面，随后利用30 kV Ga⁺离子进行粗切和逐步减薄，最终在5 kV低能Ga⁺离子和5°掠射角条件下完成抛光。所获得薄片的晶体厚度通过会聚束电子衍射（convergent beam electron diffraction，CBED）测定，晶体厚度范围从188 nm到380 nm不等，共研究了14片薄片。离轴电子全息实验在FEI Titan G2 60-300 Holo透射电子显微镜上进行，加速电压300 kV，样品保持edge-on取向，同时倾转远离[1010]晶带轴以抑制动力学衍射效应。实验中记录单帧全息图，曝光时间10至12秒，条纹间距2至3纳米，并在远离动力学衍射的区域提取相位剖面。图1展示了一个典型相位图，其中低施主浓度GaN层显示较暗衬度，跨越掺杂台阶的相位差Δφⱼᵤₙ꜀ₜᵢₒₙ为0.40±0.02 rad。对不同厚度薄片的相位差进行统计后发现，Δφⱼᵤₙ꜀ₜᵢₒₙ随晶体厚度几乎不变，线性拟合斜率为(2.0±1.3)×10⁻⁴ rad/nm，截距为0.33±0.04 rad。这一几乎与厚度无关的行为暗示相位衬度并非来源于晶体核心区的内建电势。

为了定量解释实验数据，作者采用了自洽有限差分泊松求解器进行静电势模拟，并在模拟中考虑FIB制备导致的表面费米能级钉扎（surface Fermi-level pinning）效应。模拟流程分为两步：首先求解内建静电势及表面势与自由载流子之间的相互作用，然后沿电子束方向积分三维静电势，获得电子光学相位分布。模拟中，表面费米能级钉扎位置Eₚᵢₙ被用作拟合参数。图1(b)显示，在不考虑表面态时，n-n+ GaN之间的内建电势V_bᵢ仅为26 mV，对应相位衬度仅约0.04 rad，远小于实验值0.40 rad。而引入表面钉扎后，当Eₚᵢₙ位于价带顶上方0.69 eV时，模拟相位曲线与实验数据最为吻合，误差约为±0.1 eV。对所有14片薄片进行相同分析后，得到的平均钉扎能级为0.70±0.13 eV，且未表现出可检测的厚度依赖性。这一数值与此前作者在δ掺杂GaN层中得到的0.69±0.2 eV和0.57±0.05 eV结果一致。

图3展示了两种厚度（330 nm和260 nm）薄片的横截面静电势模拟结果。电势图和线剖面显示，主要电势差异集中在薄片表面附近，即费米能级钉扎区域。在该区域，表面势被自由载流子屏蔽。由于屏蔽长度随载流子浓度呈指数下降，n型GaN层的耗尽宽度约为63 nm，而n+层仅约32 nm。这种掺杂依赖的屏蔽长度差异导致在掺杂台阶附近产生显著的表面附近电势对比，从而贡献约0.38 rad的相位衬度。相比之下，来自内建电势的贡献仅约0.04 rad，几乎可以忽略。因此，電子光學相位衬度的主要来源是表面势屏蔽长度的掺杂依赖性，而非晶体核心区的内建电势。这一物理图像解释了为何Δφⱼᵤₙ꜀ₜᵢₒₙ几乎不随薄片厚度变化：表面耗尽区的宽度由掺杂浓度和钉扎位置决定，与样品总厚度无关。

值得注意的是，作者还讨论了FIB制备过程中形成的无定形外壳和富缺陷晶体壳层对相位衬度的影响。FIB诱导的碳离子注入在氮位形成点缺陷，导致表面费米能级钉扎。无定形外壳被认为具有导电性，因此对相位差贡献可忽略；富缺陷内壳层厚度约6至9 nm，其中的施主被完全补偿，不发生屏蔽。真正对相位衬度起主导作用的是晶体核心区靠近表面的耗尽层。作者进一步将模型应用于文献中Yamamoto等人的数据，该研究同样使用碳保护层制备GaN n-n+掺杂台阶样品，测得的相位衬度为0.55±0.05 rad，远高于不考虑表面钉扎时的理论值0.14 rad。利用本文推导的模型对该数据进行拟合，得到Eₚᵢₙ约为0.84±0.2 eV，与本文得到的0.70±0.13 eV相符，表明这种表面钉扎可能是FIB制备GaN薄片的普遍性质。

本研究的核心结论是：调制掺杂n型GaN中电子全息相位衬度的巨增强并非来自内建电势，而是由FIB诱导的表面费米能级钉扎及其掺杂依赖的屏蔽长度所主导。传统上所谓的“死层”（dead layer）实际上包含无定形外壳、富缺陷内晶壳层以及晶体核心区内的耗尽层，前两者对相位差的贡献可以忽略，耗尽层的屏蔽行为才是决定电子光学相位衬度的关键因素。这一工作提供了对透射电镜薄片表面死层的定量描述方法，为利用电子全息术精确测量半导体掺杂结构和静电势奠定了更为坚实的物理基础。研究的创新之处在于将实验测量与自洽静电势计算相结合，首次定量揭示了掺杂台阶中相位衬度增强的屏蔽机制，并明确了表面钉扎能级的具体位置。这对未来半导体器件表征、掺杂定量分析以及FIB制备工艺的优化具有重要的指导意义。