这篇文档属于类型a，即报告了一项原创性研究。以下是基于文档内容生成的学术报告：

作者与发表信息
本研究的作者包括Ismael Seidel、Marcio Monteiro、Bruno Bonotto、Luciano Volcan Agostini和José Luís Güntzel，他们分别来自巴西的圣卡塔琳娜联邦大学（Federal University of Santa Catarina）和佩洛塔斯联邦大学（Federal University of Pelotas）。该研究发表于2019年6月的《IEEE Transactions on Circuits and Systems–I: Regular Papers》期刊第66卷第6期。

学术背景
本研究的主要科学领域是视频编码硬件设计，特别是针对基于Hadamard变换的绝对变换差和（Sum of Absolute Transformed Differences, SATD）的硬件架构优化。SATD是一种失真度量方法，与常用的绝对差和（Sum of Absolute Differences, SAD）相比，能够更好地与其他视频编码步骤相关联，从而提高编码效率。然而，由于Hadamard变换（Hadamard Transform, HT）的计算复杂性，SATD在视频编码中占据了大量时间。随着嵌入式编码器的广泛应用，计算复杂性和能效成为视频编码中不可忽视的问题。因此，设计能效优化的SATD硬件加速器成为必要。本研究的主要目标是结合SATD的两个数学特性，提出一种基于计算重用的新型硬件架构，以减少硬件面积和能耗。

研究流程
研究分为以下几个主要步骤：
1. 编码效率分析：首先，研究团队在HEVC模型（HM）中测试了SATD在运动估计（Motion Estimation, ME）中的应用，结果显示SATD可以将BD-rate（Bjøntegaard Delta Rate）降低高达2.99%。这一结果支持了在视频编码中使用SATD的必要性。
2. 数学特性分析：研究团队分析了SATD的两个数学特性：一是变换豁免（Transform Exempted, TE）方法，通过将最后一层变换与绝对和计算合并，减少了算术操作；二是计算重用，通过利用HT的递归性质，实现了对较小块变换的重用。
3. 硬件架构设计：基于上述特性，研究团队提出了一种新型硬件架构。该架构通过重新排列组件，减少了硬件面积和操作次数，从而降低了能耗。具体来说，团队设计了一个4×4和8×8块的SATD硬件架构，并通过合成和仿真验证了其性能。
4. 案例研究：为了与现有技术进行比较，研究团队设计了一个案例研究，合成了4×4和8×8块的SATD硬件架构，并对其面积和能耗进行了详细分析。
5. 数据对比与优化：研究团队将提出的架构与现有技术进行了对比，结果显示，新架构在面积和能耗上分别减少了约28%和32%。

主要结果
1. 编码效率提升：研究结果表明，在HEVC模型中，使用SATD可以将BD-rate降低高达2.99%，尤其是在运动估计中表现显著。
2. 硬件优化：通过结合TE方法和计算重用，新架构在面积和能耗上分别减少了约28%和32%。具体来说，4×4和8×8块的SATD架构在目标周期为31.25 ns时，能耗分别降低了15%和32%。
3. 案例研究验证：案例研究进一步验证了新架构的优越性，尤其是在高分辨率视频编码中，新架构能够显著降低能耗。

结论与意义
本研究提出了一种基于计算重用的SATD硬件架构，通过结合SATD的两个数学特性，显著减少了硬件面积和能耗。这一成果不仅提高了视频编码的效率，还为未来便携设备中的视频编码硬件设计提供了新的思路。此外，研究团队还公开了硬件架构的RTL描述，为后续研究提供了可复现的基础。

研究亮点
1. 创新性：本研究首次将TE方法与计算重用结合，提出了一种新型的SATD硬件架构。
2. 显著优化：新架构在面积和能耗上分别减少了约28%和32%，显著优于现有技术。
3. 应用价值：该架构特别适用于高分辨率视频编码，能够显著降低能耗，适合未来便携设备中的应用。

其他有价值的内容
研究团队还详细分析了SATD在HEVC模型中的编码效率，并提供了详细的硬件架构设计和合成方法。此外，团队还公开了硬件架构的RTL描述，为后续研究提供了重要的参考。