本文为来自Samsung Electronics的Jungchak Ahn等二十余位研究人员于2014年发表于《2014 IEEE International Solid-State Circuits Conference》(ISSCC 2014)上的研究论文。该研究报道了一项关于高分辨率、小尺寸像素CMOS图像传感器（CIS）的前沿技术创新，旨在解决像素尺寸缩小至接近1.0µm时面临的信噪比（SNR）瓶颈问题。该工作属于对单一原创性研究的详细报告。

随着市场对高分辨率CMOS图像传感器的需求不断增加，像素尺寸持续缩小，目前已趋近甚至低于1.0µm。然而，像素尺寸的微缩在技术上正逼近极限，难以满足所需的信噪比性能。在弱光条件下，信噪比是图像传感器的关键性能指标，它主要由像素的灵敏度和串扰决定。为了提高灵敏度，像素技术已从前照式（FSI）转向背照式（BSI）。但在像素尺寸接近1.0µm的BSI技术中，由于从微透镜到光电二极管的光路几乎没有结构障碍，进一步提升灵敏度变得极为困难。因此，改善弱光SNR的唯一途径是降低串扰。串扰的减少能使色彩校正矩阵（CCM）的非对角元素趋近于零，从而降低色彩噪声。理论上，改善串扰的最佳方法是在相邻像素之间引入完全的物理隔离，例如使用深沟槽隔离（DTI, Deep-Trench Isolation）。此前已有一些利用DTI抑制硅基串扰的尝试，例如在背照式工艺中形成的背侧DTI，但该技术无法完全阻止光（尤其是长波长光）的硅基串扰。另一方面，也有针对前照式和背照式像素的前侧DTI报道，但这些方案要么侵占了像素内宝贵的感光面积，要么由于DTI宽度限制而难以微缩至接近1.0µm的像素尺寸。因此，需要一种新的技术进步来实现适用于接近1.0µm小像素的理想化前侧DTI结构。本研究的目标正是开发并验证一种集成完全环绕式、全深度前侧DTI与垂直转移栅（VTG, Vertical Transfer Gate）的3D像素结构，以在极小的像素尺寸下同时实现低串扰和高满阱容量。

本研究的核心在于提出并实现了一种创新的“3D像素”结构。具体的工作流程和关键技术细节如下：

研究流程与对象： 本研究主要围绕设计、制造和测试一款采用新型3D像素结构的1/4英寸8M像素CMOS图像传感器展开。研究流程可分为结构设计、工艺实现和性能表征三大阶段。研究的对象是采用新3D像素结构的传感器芯片本身。由于是器件层面的研究，不存在传统意义上的生物或临床样本，其“样本”即是最终流片制造的传感器。

详细工作流程： 1. 像素架构创新设计： 研究团队首先从理论上分析了传统二维（2D）像素结构在微缩至近1.0µm时所面临的挑战。在传统结构中，如果将DTI布置在每个像素的周边，有效光电二极管面积会因DTI宽度和固定的像素晶体管面积而大幅减少，导致可用于光电转换和电荷存储的面积严重不足，限制满阱容量。为解决此矛盾，本研究提出了一个三维（3D）像素概念：将光电二极管与晶体管平面分离。晶体管仍位于硅片表面平面（与传统2D像素相同），而光电二极管则被埋置于晶体管平面下方。一个垂直转移栅（VTG）连接这两个平面，使得埋置光电二极管中累积的电荷能够垂直转移到晶体管平面的浮动扩散节点。这种垂直结构是实现小尺寸像素（约1.0µm）中集成前侧DTI的关键，因为它允许在几乎不占用表面感光面积的情况下，实现像素间的完全物理隔离。

1. 工艺集成与制造： 该3D像素是在单晶圆上实现的，而非此前报道的硅堆叠结构。在常规的背照式像素工艺流程基础上，集成了两个关键的创新工艺模块：

   • 前侧深沟槽隔离（Front-side DTI）模块： 沿着每个像素的周边刻蚀硅形成狭窄的深沟槽，并用氧化物和多晶硅填充，以实现光学和电学隔离。DTI的作用是作为物理隔离屏障，防止相邻光电二极管之间的光学和电学串扰以及光晕效应。其机理依赖于光在DTI界面上的全内反射和完美的静电隔离。
   • 垂直转移栅（VTG）与埋置光电二极管模块： 在像素中心区域，从硅表面向下刻蚀一个垂直的圆柱形孔洞，深度直达埋置的光电二极管区域。随后进行常规的像素工艺步骤（如栅极形成、离子注入等）以构建VTG和晶体管。最后，在背侧研磨工艺步骤中，将背面的硅研磨至前侧DTI的底部，从而使每个像素在各个方向上都实现了隔离。

2. 性能测试与数据分析： 制造完成后，对采用1.12µm 3D DTI像素的传感器进行了全面的性能表征，并与采用常规背照式像素的传感器进行对比。测试和分析工作包括：

   • 光学特性测试： 测量了传感器的量子效率（QE）光谱和串扰。通过在特定光源和镜头条件下拍摄18%灰度卡的原始图像，并应用白平衡和色彩校正矩阵，计算了关键性能指标YSNR10（达到10dB信噪比所需的最低照度）。此外，还评估了角度响应特性，分析不同入射角下的串扰和相对照度变化。
   • 电学与暗特性测试： 通过光子转移曲线测量满阱容量。测试了在高度负的传输栅偏压下的光晕抑制情况。测量了在降低传输栅高压至2.5V时的电荷残留（滞后）现象。为了评估DTI刻蚀工艺可能带来的负面影响，精心优化了硅与DTI界面的清洁和钝化工艺，并测量了暗电流和白点数量。
   • 图像质量评估： 最终展示了由该1/4英寸8M像素传感器拍摄的再现图像，并在高光和低光照条件下比较了其与传统传感器的信噪比。

主要研究结果： 1. 串扰显著降低： 得益于前侧DTI的完全物理隔离，测量的光学串扰为12.5%，而常规背照式像素为19.0%。这一降低直接带来了弱光性能的提升。 2. 弱光性能（YSNR10）大幅改善： 在f/2.8镜头下，YSNR10指标改善至105 lux，相比常规背照式像素提升了30%。这意味着在更暗的环境下，传感器仍能输出信噪比达10dB的可接受图像质量。 3. 满阱容量显著增加： 得益于垂直转移栅和埋置光电二极管结构将光电二极管填充因子提升至70%以上（常规像素约为50%），测量得到的满阱容量达到6,200个电子，比常规像素提升了24%。 4. 优异的光晕抑制与低电压操作： DTI形成的电势壁垒完全抑制了光晕现象，即使在高度负的传输栅偏压下也未观察到光晕。同时，光电二极管的最大电势可保持在较低水平（约1.0V，常规为1.7V），这支持了VTG的低电压操作（TG高压可低至2.5V），并实现了几乎为零的电荷残留。 5. 良好的暗特性： 通过优化的界面处理工艺，克服了深沟槽刻蚀可能带来的暗特性退化问题。实现了6e-/s的暗电流，白点数量也与常规背照式像素相当。 6. 综合性能优越： 传感器在维持与传统像素相近的低暗特性水平的同时，实现了YSNR10和满阱容量的同步显著提升。最终图像测试表明，无论在强光还是弱光条件下，该前侧DTI 3D像素的信噪比均比传统像素高出2.0dB。 7. 角度响应更优： 前侧DTI像素在入射角增大时，表现出比传统像素更好的串扰和相对照度特性，这使其能够兼容更低F值（更大光圈）的镜头，从而获得更高灵敏度，并有助于降低相机模组的高度。

研究结论与价值： 本研究成功开发并验证了一种适用于1.12µm像素尺寸的3D背照式像素技术。该技术集成了完全环绕的前侧深沟槽隔离和垂直转移栅。其核心价值在于，通过DTI技术实现了接近零的硅基串扰，从而将弱光性能（YSNR10）推至105 lux（f/2.8镜头）的新水平；同时，通过VTG和埋置光电二极管组成的3D结构，在极小像素内显著提升了光电二极管填充因子，从而将满阱容量提高至6,200e-。这项技术成功地在一款1/4英寸8M像素CMOS图像传感器上得到了演示。

研究亮点： 1. 结构创新性： 提出了“3D像素”概念，将光电二极管与晶体管平面垂直分离，并引入VTG进行电荷转移，这是在小像素尺寸下同时集成DTI和维持高满阱容量的关键突破。 2. 工艺集成创新： 在单晶圆上实现了包含全环绕、全深度前侧DTI和VTG的复杂3D结构，而非依赖成本更高的芯片堆叠技术。 3. 性能的协同提升： 该技术并非单一指标的优化，而是协同解决了小像素面临的核心矛盾——在显著降低串扰（改善色彩纯度和弱光SNR）的同时，大幅提升了满阱容量（扩展动态范围），且保持了良好的暗特性，实现了整体性能的跃升。 4. 解决了行业技术瓶颈： 直接针对像素尺寸微缩至1.0µm附近时遇到的技术极限（SNR与面积矛盾），提供了切实可行的解决方案，对推动高分辨率手机摄像头等应用的发展具有重要意义。

其他有价值内容： 研究中对DTI抑制串扰和光晕的物理机制（全内反射、静电隔离）进行了清晰的阐述，加深了读者对技术原理的理解。同时，论文详细讨论了DTI工艺可能引入的暗特性挑战及相应的工艺解决方案（清洁与钝化），体现了从设计到制造全链条的周密考量。该工作为后续更小像素尺寸的图像传感器研发指明了重要的技术方向。