这篇文档属于类型a，即报告了一项原创性研究。以下是针对该研究的学术报告：
紧凑且宽带的硅基偏振分束旋转器：基于绝热性工程的优化设计
1. 研究作者、机构及发表信息
本研究由Yung-Jr Hung、Chih-Hsien Chen、Hung-Ching Chung、Jun-Zhu Lai和Shuo-Yen Tseng（通讯作者）合作完成，作者单位包括国立中山大学微型光子陀螺仪研究中心、国立中山大学光子学系以及国立成功大学光子学系。研究成果发表于Optics Letters期刊，2024年4月1日出版（Vol. 49, No. 7），论文标题为《Compact and broadband silicon polarization splitter–rotator using adiabaticity engineering》，DOI编号为10.1364/OL.518607。
2. 学术背景
研究领域：本研究属于集成光子学（Integrated Photonics）领域，聚焦于硅基光子器件设计，具体涉及偏振分束旋转器（Polarization Splitter–Rotator, PSR）的优化。
研究动机：
- 问题背景：绝缘体上硅（Silicon-on-Insulator, SOI）平台因其高折射率对比度和CMOS工艺兼容性，成为光子集成电路（Photonic Integrated Circuits, PICs）的主流选择。然而，SOI波导的双折射效应导致器件性能高度依赖偏振态，需通过偏振分集电路（Polarization Diversity Circuits）解决。PSR是此类电路的核心组件，需将TE₀和TM₀模式转换为单一模式（如TE₀）。
- 现有技术局限：传统PSR分为基于模式耦合（Mode Coupling）和模式演化（Mode Evolution）两类。前者虽结构紧凑，但需非对称波导或双层架构，工艺复杂且对波长敏感；后者带宽宽、容差高，但器件长度需满足绝热条件（Adiabatic Criterion），导致尺寸较大。
研究目标：
通过绝热性工程（Adiabaticity Engineering, AE）优化PSR设计，实现紧凑尺寸（总长85 µm）、宽带性能（O波段81 nm带宽）和高工艺容差，同时仅需单次光刻步骤，兼容标准硅光子平台。
3. 研究流程与方法
研究分为三个核心环节：模式转换锥形波导（Mode-Conversion Taper）、绝热耦合器模式分选器（Adiabatic Coupler-Based Mode Sorter）以及器件集成与测试。
（1）模式转换锥形波导设计
- 研究对象：SOI脊形波导（Rib Waveguide），硅层厚度220 nm，脊高160 nm，埋氧层3 µm。
- 方法：
- 通过绝热性参数（Adiabaticity Parameter, *c(z)*）优化波导宽度分布，避免TM₀→TE₁转换时的模式耦合损耗（如式1所示）。
- 采用非线性锥形轮廓（Nonlinear Taper Profile），初始宽度W₁=500 nm，终止宽度W₂=1100 nm，长度仅10 µm（传统线性锥形需60 µm）。
- 验证：全矢量本征模展开法（Full Vectorial Eigenmode Expansion, EME）仿真显示，TM₀→TE₁转换效率高，TE₀模式无扰动通过（图2）。
（2）绝热耦合器模式分选器优化
- 结构：由窄波导（W₃=370 nm）和宽波导（W₂=1100 nm）组成，间隙g=200 nm，通过AE优化锥形函数*t(z)*，实现TE₀与TE₁模式分离。
- 创新点：
- 宽波导渐缩至W₄=900 nm，窄波导渐扩至W₅=570 nm，保持恒定间隙。
- 针对1210 nm、1310 nm、1410 nm三波长联合优化，提升带宽性能。
- 结果：分选器长度仅68 µm（传统设计需100–300 µm），EME仿真显示TE₁→TE₀转换效率达99.6%（图3）。
（3）器件集成与测试
- 工艺：采用CMOS兼容的193 nm深紫外光刻技术，在8英寸SOI晶圆上制备PSR（图7）。
- 测试方案：
- 通过TE/TM光栅耦合器输入光信号，测量条形（Bar）和交叉（Cross）端口的传输谱（图8a–b）。
- 评估工艺容差（波导宽度Δ*W*、硅厚度Δ*h*变化对性能的影响，图5–6）。
4. 主要结果
- 性能指标：
- 带宽：TM₀输入下，1267–1348 nm范围内偏振串扰（Polarization Crosstalk, PCT）<−15 dB；TE₀输入下，全O波段PCT<−20 dB。
- 工艺容差：在1310 nm波长下，ΔW=±20 nm时，TM₀输入PCT<−34 dB；Δh=±20 nm时，PCT<−36 dB。
- 实验验证：
- 晶圆级测试显示，五个位置的PSR在1310 nm处TE₀输入PCT<−29 dB，TM₀输入PCT<−18 dB（图8d）。
- 插入损耗（Insertion Loss, IL）TE₀ dB，TM₀略高（因光栅耦合效率差异）。
5. 结论与价值
- 科学价值：
- 提出AE协议在PSR设计中的应用，通过绝热性参数分布优化，实现“绝热捷径”（Shortcut to Adiabaticity），突破传统绝热器件的尺寸限制。
- 首次将TE₁辅助型PSR的尺寸压缩至85 µm，同时保持宽带和低串扰特性。
- 应用价值：
- 兼容标准硅光子代工工艺，仅需单次光刻，适合大规模生产。
- 为偏振不敏感的光子集成电路（如光通信、传感系统）提供高效解决方案。
6. 研究亮点
- 创新方法：AE协议通过重新分配绝热性参数，显著缩短器件长度（较传统设计减少50%以上）。
- 性能突破：在O波段81 nm带宽内实现PCT<−15 dB，优于同类FAQUAD（−11.4 dB）和STA（−20 dB但需双光刻）设计。
- 工艺兼容性：单一光刻步骤简化制造流程，晶圆级测试验证高良率。
7. 其他补充
- 数据可用性：研究数据可向作者申请获取。
- 资助与利益声明：研究受台湾教育部及科技部资助，作者声明无利益冲突。
此研究为硅基偏振管理器件的小型化和高性能化提供了新范式，未来可扩展至C/L波段或与其他功能器件（如调制器、探测器）单片集成。