基于VNA的双端口微探针测量技术实现倒装芯片封装电源分配网络低阻抗表征的研究

研究报告

一、 研究概述与发表信息

本研究由来自Advanced Micro Devices, Inc. (超威半导体公司，AMD) 的研究人员Low, Suat-Mooi、Guo, Fei 以及 Wong, Wui-Weng 共同完成。该研究成果于2018年发表在“2018 20th Electronics Packaging Technology Conference”(2018年第20届电子封装技术会议)上，论文题目为“impedance characterization of power delivery network in a flip chip package on a printed circuit board”（印刷电路板上倒装芯片封装中电源分配网络的阻抗表征）。

二、 学术背景与研究目标

在当代高性能数字系统中，电源分配网络（Power Delivery Network, PDN）的设计至关重要。PDN负责从电压调节模块向集成电路芯片输送稳定、低噪声的电源。一个设计不佳的PDN会导致电源电压波动，引起信号完整性问题、时序错误乃至系统失效。因此，对PDN的阻抗进行精确表征是设计验证和优化的关键环节。理想的PDN需要在从直流到数十GHz的宽频带范围内维持极低的阻抗（毫欧级别），以应对芯片不同工作频率下的瞬态电流需求。

传统上，利用矢量网络分析仪（Vector Network Analyzer, VNA）进行双端口测量以获取转移阻抗（transfer-impedance）是PDN表征的常用方法。然而，在面对复杂的倒装芯片（flip chip）封装时，该技术面临严峻挑战。测试点通常位于芯片的C4凸点焊盘（C4 pads）上，其直径往往小于100微米，而标准射频固定间距的微探针（micro-probes）难以同时且精确地着陆在同一个微小的C4焊盘上。更为关键的是，当两根探针为接触同一区域而非常接近时，它们之间会产生寄生互感耦合（mutual inductive coupling），这本不存在的耦合效应会给测量引入显著的噪声，导致测量到的阻抗值异常偏高且谐振频率降低，与仿真预期严重不符。为了消除电缆、连接器等测试夹具的影响并覆盖从近直流到数GHz的极宽频率范围，该领域已存在使用隔离变压器、半浮地技术等方法，但这些方法通常需要昂贵的设计测试特性（Design-for-Test, DFT）电路或额外的测量硬件，增加了成本和复杂性。

因此，本研究的主要目标是在不依赖定制化测试硬件的前提下，开发一种创新的微探针测量方法，以解决探针耦合问题，从而在复杂的商用PCB上的倒装芯片微处理器封装中，准确地提取出PDN在宽频带内的毫欧级低阻抗响应，并实现测量与仿真数据的高度吻合。

三、 详细研究工作流程

本研究的工作流程清晰地分为四个阶段：问题建模与验证、探针距离敏感性分析、探针位置的仿真关联性分析以及最终方案验证。

第一阶段：问题定义与等效电路建模 研究者首先对传统双端口VNA测量PDN时遇到的问题进行了精确的物理建模。他们建立了一个等效电路模型（如图1、图5所示），用以描述测量系统，包括待测件（Device Under Test, DUT）以及探针着陆引入的寄生参数。根据该模型，待测件的阻抗Z_dut可以从测得的S21参数通过一个简化的公式 Z_dut = 25 x S21 计算得出。

当两根微探针（信号-接地探针对）被强制靠近，以着陆在同一个C4焊盘或相邻焊盘上时，探针1和探针2各自的寄生电感（Lp1, Lp2）之间会产生不可忽视的互感M12。研究团队通过对比实验数据和仿真数据（如图3所示），直观地展示了这一现象：由于互感M12的存在，测量得到的S21曲线表现出高于预期的阻抗值以及偏低的谐振频率，这与仿真数据严重失配，证明了探针互感是测量误差的主要来源。为了定量和解决这个问题，他们将探针与DUT的交互关系转化为一个由π型网络到T型网络的转换模型，该模型精确地包含了探针之间的互感以及探针着陆点之间金属的电阻（Rp2）和电感（Lp2）。

第二阶段：探针距离的敏感性分析与优化 这是本研究的核心技术环节。研究者设计了一个精巧的实验：在倒装芯片封装的C4焊盘区域，以150微米为步长，线性地增加两根微探针着陆点之间的距离（如图4所示），并利用VNA测量不同距离下的S21参数，进而计算出阻抗响应Z21（如图6所示）。实验结果显示，阻抗曲线对探针间距极为敏感。

随着探针间距的增加，探针间的互感耦合（M12）迅速减小，这有助于消除测量噪声，使测量结果向真实值靠近。然而，当探针间距过度增加时，探针着陆点之间电源平面上的金属导体的寄生电阻（Rp2）和电感（Lp2）也开始显著增加。根据等效电路模型，这些增加的寄生参数会被错误地算作待测件阻抗的一部分，从而在测量结果中人为地制造出一个“虚假的低阻抗”。因此，探针间距与测量误差之间存在一种非线性的矛盾关系。过近的距离导致互感噪声，过远的距离则引入平面寄生参数。 通过这一系列对比实验，研究者得出了一个创新性的结论：最优的探针间距正是用于VNA校准的阻抗标准基板（Impedance Standard Substrate, ISS）上标准直通（Thru）校准件的物理长度。在短路-开路-负载-直通（Short-Open-Load-Through, SOLT）校准过程中，直通校准件定义了一个已知的、零长度的理想传输路径。使用与此校准件相同的探针间距进行实际测量，可以最大限度地通过校准过程来数学补偿由探针间距引入的寄生效应，从而获得最纯净的DUT的S21参数。

第三阶段：仿真端口设置的物理实现与关联 在获取“干净”的测量数据后，下一个挑战是如何与仿真数据进行有效关联。研究者发现，商业仿真软件在模拟PDN时，为了方便，常采用“端口分组”（port grouping）的设置。即将多个物理上相邻的电源焊盘或接地焊盘在电气上视作一个单一的“组端口”（grouped port），其上的电压设为相等（V=V1=V2=…），流过的电流为各端口电流之和（I=I1+I2+…）。这是一个物理上并非现实的设置，因为VNA等测量硬件的每个端口都是独立且物理隔离的。

为了建立仿真与测量的等价关系，研究者对双端口网络的T型等效电路（如图9所示）进行了严谨的解析计算。他们推导出，对于一个阻抗对称的网络（即Z11=Z22），仿真中“组端口”的阻抗（V/I）等于自阻抗（self-impedance, Z11）与转移阻抗（transfer-impedance, Z21）的算术平均值，即 (Z11+Z21)/2。这一洞察是连接仿真与测量的关键桥梁。它表明，当使用非分组、独立的双端口VNA进行测量时，通过合理的探针布局，可以获得Z11和Z21的信息，进而通过计算其平均值，即可在物理上近似复现仿真中的“端口分组”效果。

第四阶段：最终验证与敏感性分析 基于上述优化方法，研究团队在一个包含微PGA封装（micro PGA substrate）、插座及带有去耦电容方案的复杂PCB组成的尖端微处理器测试系统上（如图2、图8所示）进行了最终的S21测量。测量结果（如图7所示）显示，在从kHz到GHz的宽频率范围内，获得的PDN低阻抗响应曲线与仿真数据实现了极佳的相关性，成功验证了所提出的优化探针方法及其等效电路模型的准确性。此外，他们还进行了一项验证性敏感性分析：在某个特定电源轨的C4焊盘阵列（C4 pads cage）内，从中心位置到角落位置选择一系列不同的探针着陆点进行测量（如图10所示）。结果表明，在不同位置测得的超低阻抗曲线，均与采用“端口分组”设置的仿真结果保持接近，进一步证实了其“平均自阻抗与转移阻抗”近似理论的普适性和鲁棒性。

四、 结论、价值与亮点

本研究得出了以下确切结论：通过使用与SOLT校准中直通件间距一致的最优探针间距进行双端口VNA S21测量，可以有效最小化并建模由探针之间互感引起的寄生效应，从而在无需任何定制化测试电路或额外硬件的情况下，精确提取出从封装到PCB的复杂PDN在宽频带内的毫欧级低阻抗响应。此外，通过选择性地在C4焊盘区域内从中心到角落进行探针测量，并利用“Z_dut_avg = (Z11 + Z21) / 2”的解析关系，可以在物理测量中高度近似地复现仿真软件中的“端口分组”设置，实现测量与仿真的一致性验证。

本研究的主要亮点与价值体现在以下几个方面： 1. 方法学的创新与实用性：本文巧妙地利用标准校准过程解决了棘手的探针耦合问题，提出“最优探针间距等于直通校准件长度”的简单且高效的原则。这种方法无需对昂贵的测试板进行任何DFT改造，具有极高的工程实用价值。 2. 理论分析的深度：通过构建精确的T型网络等效电路模型并进行解析计算，成功揭示了“端口分组”仿真的物理本质是自阻抗和转移阻抗的平均。这一理论发现为仿真与测量的关联提供了坚实的物理基础，解决了长期以来仿真理想化设置与物理测量现实之间的鸿沟。 3. 研究内容的严谨性：研究流程设计极为严谨，从问题建模、敏感性分析、提出假设、解析推导、到最终在尖端商用硬件平台上的实验验证，形成了一个完整的逻辑闭环。通过对探针着陆位置从中心到角落的系统性分析，证明了其方法的鲁棒性，而非某个特定点的巧合。

总而言之，这项研究为高性能微处理器封装PDN的低阻抗表征提供了一套精确、经济、且物理意义清晰的方法论，对推动电子封装测试与设计验证领域的发展具有重要的科学意义和工程应用价值。