本文于2025年8月发表在《IEEE Transactions on Microwave Theory and Techniques》第73卷第8期上，题为《Evaluation of Power Distribution Network Based on the Standard Deviation of Dynamic Voltage Noise for Multichip System》。论文的通讯作者为西安电子科技大学高速电路设计与电磁兼容教育部重点实验室的初秀琴（Xiuqin Chu），第一作者为海月元（Haiyue Yuan），其他作者包括Tao Wei、Yuhuan Luo、Jun Wang、Feng Wu和Yushan Li。研究团队主要来自西安电子科技大学，Feng Wu同时任职于中兴微电子（Sanechips），担任信号完整性技术负责人。
随着芯片性能需求的不断提升，单纯依靠缩小芯片制造工艺节点已经遇到瓶颈。先进封装技术，特别是2.5维和3维封装，通过将多个小芯片（chiplet）集成在一个系统中，以较低成本实现了更高的晶体管集成度。然而，由于单芯片内晶体管数量的急剧增加以及多芯片之间的耦合效应，动态电压噪声问题变得日益严重。动态电压噪声会导致信号失真、抖动和误码率上升，进而影响芯片的整体性能。造成动态电压噪声的主要原因包括：第一，芯片工作电流极大，可达100至1000安培；第二，芯片电源电压不断降低，国际器件与系统路线图（IRDS）预测到2034年电源电压可能低至0.55伏，这使得可接受的电压噪声裕量持续减小；第三，多个小芯片堆叠时，各芯片产生的电源噪声会通过电源分配网络（Power Distribution Network, PDN）相互传播并产生耦合干扰。
PDN设计质量直接决定了芯片动态电压噪声水平。为了在设计早期快速评估PDN是否合理，提出了多种方法，如目标阻抗法、频变目标阻抗法和最坏情况电压噪声法等。但这些方法存在一定局限：目标阻抗法难以充分反映实际电流消耗波形的影响，而最坏情况电压噪声法虽然严格，却会导致设计裕量过大，增加实现成本。此外，当系统包含多个芯片时，由于耦合效应的存在，传统的目标阻抗法和最坏情况噪声法难以直接应用于多芯片系统的PDN评估。因此，需要一种能够在设计早期快速、准确地评估单芯片及多芯片系统动态电压噪声的方法。
为此，本研究提出了一种称为集成电源噪声（Integrated Power Noise, IPN）的方法。IPN利用PDN的Z参数和芯片电流消耗波形的功率谱密度（Power Spectral Density, PSD），通过计算动态电压噪声的标准差来评估PDN设计质量。与传统方法相比，IPN的主要优势在于：第一，能够考虑电流消耗波形的统计特性，从而更全面地反映实际工作场景；第二，可以处理多芯片系统中由于耦合效应产生的耦合电压噪声；第三，计算效率高，适用于设计早期的快速迭代优化。
在方法构建方面，研究首先将芯片电流消耗波形建模为编码电流模式（current mode）。该模式假设每个时钟周期内芯片处于某种随机电流状态，例如空闲状态对应较低电流，突发工作状态对应较高电流。电流状态之间的最小切换时间由芯片时钟频率决定。编码电流模式可以用多项分布（multinoulli process）或马尔可夫过程（Markov process）来描述。当各时钟周期电流状态相互独立时，采用多项分布；当当前时钟周期的电流状态受到前一或前若干个时钟周期影响时，则分别采用一阶或高阶马尔可夫过程建模。对于高阶马尔可夫过程，研究通过状态编码将历史信息扩展到状态空间，再构造转移矩阵。
IPN的计算流程包括：首先根据电流状态矩阵和转移矩阵推导电流状态序列的自相关函数；随后利用维纳-辛钦定理计算电流状态序列的功率谱密度；再结合理想脉冲的功率谱密度和四阶贝塞尔-汤姆逊滤波器（Bessel–Thomson filter）对电流脉冲边沿的建模，得到电流模式的完整功率谱密度。将电流模式的功率谱密度与PDN的Z参数幅值相结合，可以得到电压噪声的功率谱密度；最后通过帕塞瓦尔定理（Parseval’s theorem）在频域内积分求和，即可得到动态电压噪声的标准差。对于一阶及高阶马尔可夫过程，计算中还利用了转移矩阵的Jordan分解和幂级数收敛性质，从而简化了计算。
在仿真验证部分，研究构建了多个案例来检验IPN的准确性和效率。案例1使用五个不同的芯片-封装系统（CPS）模型，比较了IPN计算得到的标准差与暴力仿真、峰值电压噪声及最坏情况电压噪声方法。结果表明，IPN与暴力仿真结果几乎一致，同时计算时间仅为0.2秒左右，而其他方法耗时超过100秒。案例2和案例3分别验证了电流模式服从一阶和二阶马尔可夫过程时的计算精度。结果显示，在不同时钟频率下，IPN与暴力仿真结果的相对误差均低于0.02%。案例4在Cadence Allegro X APD中构建了一个包含三个芯片的2.5维封装系统，提取了多端口Z参数，并模拟了不同芯片电流模式分别服从多项分布、一阶马尔可夫过程和二阶马尔可夫过程的场景。结果显示，IPN计算的耦合电压噪声标准差与暴力仿真结果的相对误差均小于1%，而计算时间远低于暴力仿真。
在实测验证部分，研究搭建了一个包含电源板、示波器、任意波形发生器和电源的测量平台。电源板由MOSFET、电容、电感和电流检测电阻组成，任意波形发生器控制MOSFET的导通状态以产生具有特定统计特性的电流消耗模式。实验中电流模式分别设置为多项分布、一阶马尔可夫过程和三阶马尔可夫过程。测量结果表明，IPN计算的标准差与实测电压噪声标准差的相对误差均低于5%。误差来源主要是时域平均电流测量和矢量网络分析仪Z参数测量中的噪声。
研究的主要结论是：IPN方法能够在设计早期快速准确地评估单芯片及多芯片系统的PDN设计质量。该方法通过计算动态电压噪声的标准差，比传统目标阻抗法更能反映实际电流波形的影响，同时克服了目标阻抗法和最坏情况噪声法难以直接评估多芯片系统耦合电压噪声的不足。仿真和实测结果均验证了IPN的准确性与高效性。
本研究的亮点主要体现在三个方面。第一，建立了电流消耗波形PSD与PDN的Z参数之间的关系，从而实现动态电压噪声标准差的精确计算。第二，利用PSD和多端口Z参数，能够有效处理多芯片系统中的耦合电压噪声问题。第三，IPN纳入了电流消耗波形的统计特性，适用范围更广。此外，在计算中利用马尔可夫转移矩阵的Jordan分解和幂级数收敛性质，使得在保证精度的同时大幅提高了计算效率。该研究为PDN设计的快速优化迭代提供了一种实用工具，具有显著的工程应用价值和学术意义。