主要作者及发表信息
该研究由西安理工大学电子工程系的Yao Li、Qun Li、Hongbin Pu，以及西安电子科技大学宽带隙半导体材料与器件重点实验室的Jinfeng Zhang（通讯作者）、Yuanjie Wang、Zeyang Ren、Kai Su、Yachao Zhang和Yue Hao共同完成。研究成果于2024年8月20日被《IEEE Transactions on Electron Devices》期刊接收发表，并刊载于同年10月的第71卷第10期。
学术背景与研究目的
金刚石作为一种超宽禁带半导体材料，拥有5.5 eV的宽带隙、极高的热导率、超过10 MV/cm的击穿电场以及高载流子迁移率，在功率电子器件、高速晶体管和射频电子学领域具有巨大的应用潜力。然而，由于金刚石中典型的施主和受主掺杂剂具有很高的激活能，有效的体掺杂至今仍是一个世界性难题，这严重阻碍了金刚石n型场效应晶体管（FETs）的发展。近期理论研究表明，在立方氮化硼（c-BN）/金刚石异质结构中可能产生密度高达约10^13 cm⁻²的二维电子气（2DEG），这为实现金刚石n型FETs提供了新思路。尽管对金刚石二维空穴气（2DHG）的散射机制已有一定研究，但针对c-BN/金刚石异质结构中2DEG迁移率的理解仍局限于声子散射。因此，此项研究旨在通过全面的理论建模，预测该异质结构中2DEG迁移率的上限，揭示主导的散射机制，并阐明迁移率对异质结构参数的依赖性，从而为该材料体系在电子器件领域的应用潜力提供理论指导。
研究方法的详细流程
该研究采用了一套完整的理论计算框架，其核心流程可分为三步：2DEG面密度建模、各散射机制限制下的迁移率计算以及综合分析。
第一步，建立2DEG面密度（ns）的电荷控制模型。研究假设c-BN/金刚石异质结为第二类能带对齐（Type-II alignment），并基于X射线光电子能谱测量数据，将导带带阶（1ec）设为1.7 eV。计算模型基于平行板电容器原理，如公式（1）所示，2DEG密度由两项构成：一项与势垒层电容及有效势阱深度相关，另一项与调制掺杂（MD）相关。计算的关键难点在于文献中c-BN的电子亲和能（EA）及其与金属接触的肖特基势垒高度（8b）存在巨大分歧。为此，研究并未采用单一的固定值，而是设定了一个宽广的肖特基势垒高度范围（0.5 eV至4.8 eV）进行全面探索。研究目标涵盖了未掺杂和均匀掺杂（浓度为1×10^18 cm⁻³或3×10^18 cm⁻³）的c-BN势垒层，并在掺杂结构中引入了厚度为5 nm的非掺杂隔离层（ti）。
第二步，基于弛豫时间近似，详尽地计算了五种主要散射机制限制下的迁移率。这五种机制分别为：远程表面粗糙度（RSR）散射、界面粗糙度（IFR）散射、声学声子（AC）散射、调制掺杂（MD）散射和非极性光学声子（NOP）散射。其中，考虑到2DEG可能在非常薄（几纳米）的c-BN势垒层中即已存在，研究特别发展了远程表面粗糙度（RSR）散射模型。该模型考虑了c-BN势垒层表面的厚度波动（由振幅1和关联长度l表征）对沟道内电子的库仑散射效应，散射势的涨落通过表面电荷与厚度变化的共同作用推导得出，并引入了屏蔽效应。其它如IFR、AC、NOP和MD散射模型则在附录中给出。最终，根据马西森定则（Matthiessen’s rule）对各项散射率的倒数求和，得到总的电子迁移率。
第三步，将前两步的模型与参数（如金刚石的有效质量、形变势等）结合，利用自洽的薛定谔-泊松求解器进行数值模拟。研究系统地分析了2DEG迁移率随c-BN势垒层厚度、温度、肖特基势垒高度以及是否调制掺杂等变量的变化规律，从而明确不同条件下的主导散射机制。
主要研究结果及其分析
对于未掺杂的c-BN/金刚石异质结构，仅当肖特基势垒高度（8b）小于导带带阶1.7 eV时，才可能产生2DEG。2DEG密度随着肖特基势垒高度的增加而逐渐下降，并在接近1.5 eV时急剧衰减至零。同时，对给定的肖特基势垒高度，由于势垒层电容随厚度（tb）增加而减小，2DEG密度随势垒层厚度的增加而单调降低。例如，当肖特基势垒高度为0.5 eV时，超薄c-BN势垒层可产生高达2.5×10^13 cm⁻²的2DEG密度。 当引入均匀掺杂后，2DEG密度随势垒厚度的变化规律发生了质变。对于较低的肖特基势垒高度（如0.5 eV），2DEG密度呈现出先因电容效应主导而下降，后因掺杂电离主导而上升的特征。而对于高肖特基势垒高度（如4.8 eV），电容效应几乎不贡献2DEG，密度完全由掺杂主导，表现为先随厚度上升然后趋于饱和。在这种情况下，需要约53 nm厚的势垒层才能观察到2DEG的出现。
RSR散射限制的迁移率计算结果显示，该散射机制的强度随着c-BN势垒层厚度的增加而显著减弱，因为散射源（表面）与2DEG之间的距离增大了。当2DEG密度增高时，电子分布更靠近异质界面，RSR散射也随之增强。研究定量指出，对于使迁移率低于10^4 cm²/V·s的RSR散射，其作用的临界c-BN势垒层厚度小于6.1 nm。这意味着，只有当势垒层极薄时，RSR散射才不可忽略。
此项分析是研究的核心。在室温下，对于一个肖特基势垒高度为1.1 eV的未掺杂异质结构，其2DEG迁移率的变化如下：当c-BN势垒层厚度小于4 nm时，RSR散射占据绝对主导，迁移率随厚度增加而急速攀升；当厚度超过4 nm后，声学声子（AC）散射成为主导机制，迁移率随厚度增加而缓慢上升并趋于饱和。结果表明，对于20 nm厚的未掺杂c-BN势垒层，其室温2DEG迁移率可超过3000 cm²/V·s，对应的2DEG面密度约为10^12 cm⁻²。 对于引入调制掺杂的结构，情况有所不同。室温下的主导散射机制仍是AC散射，但其强度随势垒厚度增加而增强，这与未掺杂结构中的饱和趋势不同，导致迁移率出现缓慢下降。此外，调制掺杂（MD）散射的作用在薄势垒层且电子主要来源于杂质电离时较为显著。 温度依赖性的研究显示，对于一个20 nm厚的势垒层（未掺杂或调制掺杂），散射机制的主导权随温度变化。在低温下（<100 K），界面粗糙度（IFR）散射最强；随着温度升高至室温附近（100 K至400 K），声学声子（AC）散射逐渐占据统治地位；在高温下（>400 K），非极性光学声子（NOP）散射成为限制迁移率的主要因素。值得注意的是，对于具有极高肖特基势垒高度（如4.8 eV）的结构，由于势垒层较厚且2DEG密度相对较低，对库仑力的屏蔽作用减弱，使得MD散射和IFR散射在低温下共同成为主要限制因素。
研究结论与价值
本研究首次对c-BN/金刚石异质结构中的二维电子气迁移率进行了全面的理论量化评估。其核心结论是，在室温下，通过优化结构，该异质结构的2DEG迁移率有望突破3000 cm²/V·s。这一数值极具竞争力，为克服金刚石n型掺杂难题、发展高性能金刚石基电子器件指明了方向。 研究的科学价值在于，它深刻揭示了不同结构参数（势垒层厚度、肖特基势垒高度）和外部条件（温度）下，限制2DEG输运性能的内在物理机制。特别是明确了声学声子散射在室温下的主导地位，这一发现归因于金刚石中较大的态密度有效质量，使得AC散射的动量弛豫时间极短。同时，研究也划定了远程表面粗糙度散射仅在势垒层极薄时才发挥关键作用的边界条件。 应用价值方面，该理论预测为实验工作者提供了明确的结构优化指南。例如，研究指出20 nm左右未掺杂c-BN势垒层是实现高迁移率的较佳选择，而对于调制掺杂结构，存在一个最优势垒厚度以实现迁移率最大化。这些结论有助于降低实验试错成本，加速c-BN/金刚石异质结FETs的研发进程。
研究亮点