三维集成电路中电源完整性IR压降分析学术研究报告

本报告旨在向广大研究人员介绍一篇聚焦于三维集成电路（3D IC）电源完整性（Power Integrity, PI）关键问题——IR压降（IR Drop）的研究论文。该研究由来自印度国立哈米尔布尔理工学院（National Institute of Technology Hamirpur）电子与通信工程系的Megha Deogharia、K. Madhu Kiran和Rohit Dhiman三位研究者共同完成。论文题为《三维集成电路中电源完整性的IR压降分析》（IR Drop Analysis for Power Integrity in 3D ICs），发表于2024年国际集成电路、通信与计算系统会议（2024 International Conference on Integrated Circuits, Communication, and Computing Systems, ICIC3S）。

一、 学术背景与研究目标

本研究属于集成电路设计，特别是先进封装与三维集成技术领域中的电源完整性分析与优化方向。随着摩尔定律逼近物理极限，三维集成通过硅片堆叠（Die Stacking）成为延续性能提升的重要途径，它在提升效率、降低功耗、减小面积开销和增加功能密度方面具有显著优势。然而，三维集成也带来了新的挑战，其中电源完整性是一个普遍且关键的问题。三维集成电路的电源分配网络（Power Distribution Network, PDN）因引入了垂直互连的硅通孔（Through Silicon Vias, TSVs）而变得复杂。TSVs固有的电阻、电感、电容等寄生参数会引入额外的阻抗，导致电源网络在供电时产生电压降，即IR压降。这种压降会引发电路噪声，严重时可能导致逻辑错误或性能下降，成为制约3D IC性能与可靠性的瓶颈。

在此背景下，本研究团队旨在深入分析3D IC中各层（Tier）的IR压降问题，特别是区分动态和静态两种工作状态下的压降特性。研究目标不仅在于量化分析TSV寄生参数对IR压降的影响，更致力于探索并提出有效的缓解方案，为设计高电源完整性的3D IC提供理论依据和实用方法。

二、 详细研究流程与方法

本研究采用了理论建模、电磁场仿真、电路仿真相结合的系统性方法，流程严谨，可分为以下几个主要步骤：

步骤一：TSV建模与寄生参数提取 研究首先聚焦于问题的核心元件——硅通孔（TSV）。研究者利用专业的电磁场仿真软件Ansys HFSS构建了TSV的三维物理模型（如图2a所示）。TSV被建模为一个圆柱形导体（通常为铜或钨），周围包裹着氧化硅绝缘层，以实现与硅衬底的电隔离（如图1所示）。为了进行电路级分析，必须将物理结构转化为等效电路模型。因此，研究者将HFSS中设计的模型导入到Ansys Q3D Extractor软件中。Q3D Extractor是一款用于提取导体和介质结构寄生电阻（R）、电感（L）、电容（C）参数的工具。通过该软件，研究者成功提取了不同尺寸TSV（直径从10微米到70微米，步进10微米，半径固定为2.5微米）在10 GHz频率下的RLC寄生参数。这些提取值随后与基于经典公式（论文中公式1-5）计算出的解析值进行了对比验证，确保了模型与仿真的准确性。等效电路模型如图2b所示，其中电阻和电感串联，寄生电容与之并联。

步骤二：动态IR压降分析与PDN优化 在获取TSV寄生参数后，研究转向分析电路在高速开关（动态）状态下的IR压降。研究者构建了一个包含8个层级的3D IC等效电路模型，采用菊花链（Daisy Chain）形式连接TSV和有源负载（如图4所示）。整个系统通过一个电源分配网络（PDN）供电，该PDN包括一个电压调节模块（VRM，建模为带串联电阻和电感的电压源）、多个去耦电容以及平面电容（如图3所示）。 1. 基准仿真：初始设置中，PDN包含10个去耦电容（每个10 nF，带有等效串联电阻ESR和等效串联电感ESL）。有源负载模拟开关行为（幅度0.5A，频率1MHz）。使用SPICE进行瞬态分析，模拟时间为10微秒。仿真结果（图5a）显示，电源轨到地轨（Rail-to-Rail）的电压波动高达2.7V，这表明在动态工作下存在严重的电源噪声。 2. 优化仿真：为了缓解这一问题，研究者提出并验证了一种方案：增加PDN中的去耦电容数量。他们将去耦电容数量从10个增加到40个（即原来的4倍），其他条件保持不变，再次进行瞬态分析。结果（图5b）显示，峰值电压波动从2.7V显著降低至0.5V（伴随一些噪声），动态IR压降得到极大改善。 3. 阻抗分析：为了从频域理解优化原理，研究者对两种PDN配置（10个和40个去耦电容）进行了交流分析，绘制了PDN的阻抗-频率曲线（图6）。结果显示，增加去耦电容后，PDN在关注频段内的阻抗从约1.2欧姆降低至约0.6欧姆。更宽更低的阻抗曲线意味着PDN能更有效地响应负载电流的瞬变，从而稳定供电电压。

步骤三：静态IR压降分析与供电架构优化 接下来，研究分析了电路在静止（静态）状态下的IR压降。此时，所有有源负载保持恒定电流（每层200mA，总计1600mA）。研究者比较了两种不同的供电架构： 1. 单转换器架构：仅使用一个同步降压（Buck）转换器（如图7所示）为全部8个层级供电。该转换器将3.3V输入降至0.9V输出。 2. 多转换器架构：采用两个相同的Buck转换器，分别放置在堆叠的底部和顶部（如图8b所示）。每个转换器仅负责为相邻的4个层级供电，从而缩短了供电路径。 对两种架构分别进行SPICE瞬态仿真，测量第一层和第二层之间的IR压降。结果显示（图9与图10），使用单个Buck转换器时，IR压降为60.33 mV；而采用两个Buck转换器分布式供电时，IR压降大幅降低至12.6 mV，降幅约达5倍。

三、 主要研究结果

1. TSV寄生参数与尺寸的关系：通过HFSS和Q3D提取的数据（表I）证实，随着TSV尺寸（长度）增加，其电阻、电感和电容均随之增大。例如，TSV长度从10μm增至70μm时，电阻从8.88 mΩ增至62.17 mΩ，电感从3.09 pH增至46.38 pH，电容从96 fF增至216 fF。
2. TSV尺寸对IR压降的影响：基于提取的寄生参数进行SPICE分析，计算了不同尺寸TSV在8层堆叠中，第一层与第二层之间以及第一层与第八层之间的IR压降。结果表明，IR压降随TSV尺寸增大而显著增加。例如，对于第一层到第八层，10μm TSV引起的压降为138.32 mV，而70μm TSV引起的压升高达356.10 mV。这直观展示了TSV寄生电阻对长距离垂直供电路径压降的直接影响。
3. 动态IR压降的有效抑制方法：增加PDN中去耦电容的数量被证明是降低动态IR压降（开关噪声）的有效策略。将去耦电容数量从10个增至40个，能使峰值电压波动降低超过80%（从2.7V降至0.5V）。频域阻抗分析为此提供了理论支持，表明增加去耦电容降低了PDN的阻抗，提升了其维持电压稳定的能力。
4. 静态IR压降的有效抑制方法：采用分布式、多转换器供电架构能显著降低静态IR压降。通过将单一的集中式Buck转换器替换为两个分别位于底部和顶部的转换器，使供电路径本地化，将IR压降降低了近80%（从60.33 mV降至12.6 mV）。这一结果直接验证了缩短电流路径对减少欧姆损耗（IR Drop）的重要性。

这些结果层层递进：首先量化了问题根源（TSV寄生参数），然后分别针对动态和静态两种工作模式，提出了具体且经过仿真验证的解决方案，并提供了数据支撑和物理解释。

四、 研究结论与价值

本研究系统性地分析并提出了缓解3D IC中IR压降问题的方案。主要结论如下：三维集成电路中的电源完整性受到TSV寄生参数的严重影响，导致显著的动态和静态IR压降。针对动态IR压降（主要由开关电流引起），可以通过优化PDN设计，特别是增加去耦电容的数量来有效抑制，其核心机理是降低PDN的交流阻抗。针对静态IR压降（主要由供电路径电阻引起），可以采用分布式电源架构，例如在堆叠的不同位置部署多个电压转换器，以缩短供电距离，从而大幅降低压降。

本研究的科学价值在于，它并非仅停留在问题分析层面，而是通过精细的建模和仿真，为两类主要的IR压降问题提供了量化的解决路径和设计指南。应用价值显著，其结论可直接指导3D IC电源网络的设计：在芯片布局和封装规划时，需综合考虑TSV尺寸的权衡（太小可能引发电迁移问题，太大会增加压降）、去耦电容的合理布置与数量，以及电源转换器的分布策略。这些对于实现高性能、高可靠性的3D IC产品至关重要。

五、 研究亮点

1. 问题剖析的全面性：研究没有笼统地讨论IR压降，而是明确区分了动态（瞬态）和静态（稳态）两种不同物理机制导致的压降，并分别进行研究，这使得解决方案更具针对性。
2. 研究方法的多尺度结合：研究流程融合了从器件物理级（TSV的3D电磁建模与寄生参数提取）到电路系统级（PDN和3D IC堆叠的SPICE仿真）的多层次分析，体现了完整的电子设计自动化（EDA）分析流程。
3. 解决方案的实用性与数据支撑：提出的两种解决方案（增加去耦电容、采用多转换器）并非空泛建议，均通过详细的仿真实验给出了具体的性能改善数据（如电压波动从2.7V降至0.5V，静态压降降低5倍），具有明确的工程指导意义。
4. 清晰的权衡揭示：研究在讨论TSV尺寸时，隐含地指出了设计中的权衡（Trade-off）：减小TSV尺寸有利于降低寄生参数和压降，但可能带来制造难度和电迁移可靠性风险。这提醒设计者需要综合考虑。

六、 其他有价值内容

论文在引言和结论部分均指出，TSV中的电感效应在电路开关活动期间会导致感抗损失（L di/dt噪声），这也是动态电源完整性的一个重要方面。此外，论文提及TSV尺寸不能过小以避免电迁移问题，并引用相关文献[4]，这指向了IR压降分析与可靠性（电迁移）之间的交叉研究领域，是未来值得深入的方向。最后，作者在致谢中说明该工作得到了印度科学与工程研究委员会（SERB-DST）的资助，体现了其研究背景。