《固态电子学》（Solid-State Electronics）期刊于2022年发表了一项由Bruno Neckel Wesling、Marina Deng、Chhandak Mukherjee、Magali de Matos、Abhishek Kumar、Guilhem Larrieu、Jens Trommer、Thomas Mikolajick和Cristell Maneux等研究人员共同完成的研究。该研究团队主要来自法国波尔多大学的IMS实验室（UMR CNRS 5218）、法国图卢兹大学的LAAS-CNRS实验室（UPR 8001）以及德国德累斯顿的NaMLab gGmbH研究所。该研究提出了一种改进的方法，用于提取三维垂直纳米线晶体管（3D VNWFET）射频测试结构中寄生元件的小信号等效电路模型，旨在实现更精确的去嵌入（de-embedding），从而提取晶体管的本征参数。

在面向神经网络等新型计算范式的新兴技术背景下，垂直纳米线场效应晶体管（VNWFET）因其天然的三维架构成为一种极具潜力的技术选项。为了利用此类三维新兴技术进行电路设计，必须构建新颖且精确的紧凑模型（compact model）来捕捉器件的静态与动态行为。然而，用于晶圆测试（on-wafer test）的器件结构中包含了由射频焊盘（RF pads）和互连线（interconnects）引入的寄生元件，这些元件干扰了对被测器件（DUT）本征特性的表征。准确建模寄生元件不仅能提高通常仅依赖直流测量的紧凑模型精度，还能指导设计者优化三维布局，从而改善集成度和能量延迟积等性能指标。本研究的主要目标即是建立一套详细的方法论，以提取VNWFET非传统垂直三维测试结构中的外部互连线寄生网络，并利用该网络对晶体管进行更有效的去嵌入。

为实现这一目标，研究团队设计了一套包含电磁仿真（EM simulation）与实测验证相结合的详细工作流程。该流程的核心研究物件是用于去嵌入的“开路结构”（open structure）和由81根直径17纳米平行纳米线构成的垂直纳米线场效应晶体管。首先，在晶圆级S参数测量（on-wafer S-parameter measurements）阶段，研究人员使用罗德与施瓦茨（Rohde & Schwarz）的矢量网络分析仪（VNA），在40 GHz频率范围内，配合通过偏置器（bias-tee）连接的Agilent 4142B源监控单元进行测试。被测器件通过间距为100微米的地-信号-地（GSG）探针接触，并采用SOLT（短路-开路-负载-直通）标准校准技术，将参考平面校准至探针尖端。为确认测量数据的可靠性，研究人员还采用了另一套可测量至110 GHz的Agilent® E8361 PNA测试台。

随后，研究进入电磁仿真环节，以弥补纯实验测量在物理机制解析上的不足。研究人员利用ADS-Momentum电磁仿真器，根据与实际制造流程相同的GDSII版图文件，构建了开路器件的三维视图进行S参数计算。材料层的电学特性依据实际制造工艺进行设定。将测量数据与电磁仿真结果对比后显示，两者在40 GHz频率范围内具有非常好的一致性。这一阶段对数据的初步分析揭示了一个关键现象：若将一个开路结构简单地等效为一个由三个电容器构成的π型网络（π-network），在低于10 GHz的频率范围内，通过实测Y参数提取的电容值与电磁仿真结果存在偏差。这初步指示出低频下开路器件无法被简单建模为集总π型网络，需要更完备的模型。

基于此发现，研究流程推进到最关键的步骤：构建晶体管互连线的分布式等效电路（distributed equivalent circuit）。研究人员通过电磁仿真对完整的开路结构进行分区建模，以估算各个部分的独立贡献。他们将焊盘（pad）视为一个LC网络与接触电阻串联的结构，并采用一个π型网络来模拟栅极（gate）、漏极（drain）和源极（source）通路之间的耦合电容。焊盘电容和阻抗由虚拟的“开路焊盘”（open_pad）和“短路焊盘”（short_pad）结构的电磁仿真结果估算得出，耦合电容则由“开路被测器件”（open_dut）的电磁仿真结果提供。将这些提取出的元件组合起来，便构成了第一个分布式电路模型——“模型1”（model1）。然而，从模型1中提取的电容值C1与实测数据并不吻合，表明并非所有寄生效应都已被考虑在内。

为了弥补模型1的不足，研究人员进一步深入分析了器件版图和制造工艺，识别出由低电阻率硅衬底和信号焊盘下方缺少接地屏蔽金属层所引发的衬底寄生效应（substrate parasitic effects）。这些寄生效应引入了一条由焊盘间电容（Cpad2）、衬底电阻（Rsub）和另一焊盘间电容（Cpad3）构成的损耗通路，以及一个边缘电容（Cpad1）。通过将这些衬底寄生网络添加到模型中，研究人员构建了最终的分布式小信号等效电路——“模型2”（model2）。该模型2中的元件值一部分是根据器件的物理尺寸和材料特性通过数学方法估算得出，另一部分则来自电磁仿真。最终结果显示，从模型2提取的电容C1在频率响应上与测量结果展现了极好的一致性，从而验证了衬底寄生网络对于提高建模精度的至关重要性。

在成功提取并验证寄生元件的等效电路模型后，研究进入了去嵌入结果验证环节。研究人员采用了两种不同的去嵌入方法来对比效果。第一种是简单的开路去嵌入方法，即直接从晶体管S参数中减去开路结构的Y参数，称为“open_deemb”。第二种是基于通路建模的去嵌入方法（access-modeling based de-embedding），称为“am_deemb”。该方法步骤更为精细，它利用ABCD矩阵进行操作，先用测得的完整晶体管矩阵乘以栅极和漏极寄生通路矩阵的逆矩阵，然后通过Y参数和Z参数的一系列减法操作，依次移除栅漏通路电容（Cgd_access）和源极电感（Ls_access）等寄生元件的影响，最终得到去嵌入后晶体管的S参数。

通过对比两种方法提取的本征小信号电容，研究获得了显著的结果。在栅源电压（Vgs）为-1 V、漏源电压（Vds）为-0.1 V的偏置条件下，数据被截断至20 GHz进行分析，因为该晶体管在更高频率下没有射频增益且测量噪声占主导。结果显示，通过am_deemb方法提取的栅源电容（Cgs）平均值为37 fF，而通过传统open_deemb方法得到的值为48 fF，这表明新方法能更有效地去除寄生电容的贡献。更关键的区别体现在漏源电容（Cds）的提取结果上：am_deemb方法在5至12 GHz频段内给出了一个平坦且物理上合理的数值，而open_deemb方法则产生了一个物理上无法实现的负值。尽管在大约12 GHz以上，两种方法提取的Cds都出现了频率相关性增强的现象，这揭示了去嵌入方法本身在当前阶段仍存在局限性，但研究所提出的新方法相较于传统方法，无疑提供了更加符合物理实际的结果。

该研究的结论明确指出，通过结合开路结构测量数据和具有预测性的电磁仿真，成功实现了对VNWFET互连线小信号等效电路的完整提取。其中，将衬底寄生网络加入分布式小信号等效电路是提高去嵌入精度的决定性步骤，因为开路器件的寄生电容可能超过晶体管的本征电容。这一改进方法使得电容参数的提取能够准确进行至20 GHz，展现出令人鼓舞的效能。研究的科学价值在于它为三维垂直纳米线晶体管这种非传统结构，建立了一套通用而精确的寄生参数提取与去嵌入流程，解决了简单模型在低频和高频下失准的问题，从而能够获得更真实的本征器件特性。其应用价值在于，所提取的准确寄生模型和本征参数可直接用于构建更高精度的晶体管紧凑模型，进而赋能基于此类三维新兴技术的逻辑电路设计优化，并改善电路的性能指标。研究的亮点之一在于其方法论的创新，即通过分区域电磁仿真与实物测量相结合，逐步诊断并解决了低频下模型不匹配的难题，最终识别出并定量表征了关键的衬底寄生通路。此外，通过对比两种去嵌入方法，本研究直观且有力地证明了基于物理的分布式模型在获取符合物理意义的电容值方面相对于传统单一开路减法技术的绝对优势，尤其是解决传统方法可能导致的负电容这一非物理结果的问题。研究团队还计划在未来的工作中，利用三维技术计算机辅助设计（TCAD）仿真对提取出的栅极电容值进行进一步验证。