基于WLP-FDTD方法的三维集成电路时域电源分配网络分析

一、研究概述

本文发表于IEEE Transactions on Components, Packaging and Manufacturing Technology期刊2022年3月第12卷第3期，作者为来自西安电子科技大学微电子学院的Changle Zhi、Gang Dong、Zhangming Zhu和Yintang Yang（高级会员）。该研究得到国家自然科学基金（项目号61934006、62021004、61574106）资助，提出了一种基于加权拉盖尔多项式时域有限差分（Weighted Laguerre Polynomial Finite-Difference Time-Domain，WLP-FDTD）方法的全新高效无条件稳定时域建模算法，用于复杂三维电源分配网络（Power Distribution Network，PDN）的噪声分析。

二、研究背景与目的

三维集成通过垂直堆叠和互联不同材料、技术与功能组件，已成为半导体行业的主流发展方向。硅通孔（Through-Silicon Via，TSV）技术是实现三维集成系统各层之间信号与电源传输的关键。三维PDN为电路提供清洁供电，但同步开关噪声（Simultaneous Switching Noise，SSN）会通过PDN传播，导致电源完整性（Power Integrity，PI）和信号完整性（Signal Integrity，SI）退化，并引发严重的电磁干扰（Electromagnetic Interference，EMI）问题。

现有三维集成电路分析方法存在诸多局限：基于SPICE的方法随着功能集成度增加和特征尺寸减小需要大量内存和计算时间；基于经验保角映射的分段方法主要集中在频域分析，忽略了SSN的瞬态响应；传统FDTD方法受库朗-弗里德里希-列维（Courant-Friedrich-Levy，CFL）稳定性条件限制，对于三维集成电路中越来越精细的结构效率低下。因此，亟需开发更高效、准确的数值方法来预估三维集成电路中的瞬态行为。本研究旨在首次提出一种基于WLP-FDTD的无条件稳定时域算法，以实现在复杂三维PDN噪声耦合问题上的准确高效瞬态分析。

三、研究方法与工作流程

本研究的工作流程可分为三个主要步骤：三维PDN各组件建模与转换、基于WLP的时间变量消除与方程求解、以及通过测试案例验证与SSN分析。

第一步：三维PDN建模与转换

研究者首先对三维集成电路系统中的各类组件进行独立建模，并将其转换为算法兼容的等效形式。系统结构包括转接板（Interposer）、芯片、TSV阵列、凸点（Bump）和去耦电容。

对于片上及转接板上的PDN，根据金属密度规则分为网格型（grid-type）和孔网型（meshed-type）两类。两者均被划分为单元胞（unit cell），并转换为二维RLCG模型。网格型PDN的参数基于共面带状传输线理论计算，孔网型PDN则考虑铜大马士革工艺特性及穿孔板效应（铜密度约75%）。

对于TSV阵列，研究考虑了容性耦合和感性耦合效应，建立了包含侧壁电容、衬底间耦合电容与电导、自环路电感与互环路电感的完整模型。为兼容算法，基于电路定律将模型转换为等效形式，并将凸点的电阻和电感计入TSV参数中。

第二步：WLP-FDTD算法推导

基于电报方程，研究推导了三维PDN中电压与电流沿x、y方向在各层PDN单元胞节点处的离散关系式，包括PDN内部节点方程、边界条件方程以及TSV互联节点处的电压-电流关系方程。

算法的核心创新在于采用WLP作为全域时域基函数展开电压和电流变量。WLP定义为单位加权函数下的拉盖尔多项式，具有正交性。通过将电压和电流的时域表示按照WLP展开，并利用Galerkin测试程序，基于WLP的正交性将时间变量从微分方程中完全消除。

消去时间变量后，电压和电流的求解转化为求解一组仅含空间变量的线性方程组，以矩阵形式表达为[ã]{x^β} = {h̃^{β-1}} + {ĩ^β_noise}。其中系数矩阵[ã]为稀疏系统矩阵，与阶数β无关；{x^β}为未知量；{h̃^{β-1}}为从0阶到β-1阶的累加项；{ĩ^β_noise}为噪声激励项。由于右侧项的阶数始终低于左侧，求解采用按阶递推（marching-in-on-order）方案：从β=0开始求解，将低阶累加项作为已知量迭代获得所有节点的电流和电压值。由于矩阵[ã]与阶数无关，整个迭代过程仅需在计算开始时进行一次矩阵求逆，大幅提高了计算效率。

第三步：测试验证与SSN分析

研究采用三个测试案例验证算法：案例I基于文献[10]的三维双堆叠PDN；案例II基于文献[12]的转接板型三维存储接口IC；案例III为流行的高带宽内存（High Bandwidth Memory，HBM）结构。噪声电流激励采用主频为1 GHz和10 GHz的正弦调制高斯脉冲。算法参数设定最大WLP阶数β为120，缩放因子s为6.07×10^10。

随后，研究对HBM结构中的SSN进行了分析，通过在每个PDN单元胞串联三角波形开关电流模拟I/O缓冲器晶体管开关过程。研究还建立了金属-绝缘体-金属（Metal-Insulator-Metal，MIM）电容模型，并对电容值进行扫描以确定最优去耦方案。

四、主要研究结果

算法精度验证结果：在三个测试案例中，WLP-FDTD方法计算的电压响应与SPICE仿真结果高度吻合，波形和幅值均保持一致。即使加入去耦电容（分别测试20 fF和50 fF），算法仍保持准确。

计算效率比较结果：在三个测试案例中，所提方法相比传统FDTD方法节省至少99.3%的计算时间，相比SPICE方法节省至少77.0%的计算时间。尽管实时内存使用量略有增加（合理且可接受），计算效率显著提升。该优势源于算法不受CFL条件时间步长限制。

SSN分析结果：对于tc=2 ns的开关电流，当MIM电容为0 fF时，峰峰值SSN电压为1.85 V；加入10 fF电容后降至1.23 V（降低33.5%）；加入100 fF电容后降至0.53 V（降低71.4%），证明去耦电容对SSN具有明显抑制效果。

去耦电容优化结果：电容扫描分析显示，不合适的电容值反而可能加剧SSN。例如200 fF在tc=1 ns时、300 fF在tc=2 ns时、200 fF在tc=4 ns时去耦效果不佳，这是因为PDN阻抗的反谐振点与开关电流的基频或谐波频率恰好重合。此外，当电容值从550到800 fF继续增大时，PDN低频阻抗增加导致SSN再次上升。研究据此提出了基于WLP方法的SSN优化算法，通过扫描CMIM值确定不同开关电流周期下的最优电容。

五、研究结论与价值

本文首次提出了基于WLP-FDTD的三维PDN时域噪声耦合建模无条件稳定算法。通过等效电路模型，推导并求解了片上/转接板上PDN与TSV阵列的微分方程。数值结果表明该方法与SPICE具有相同的精度，但比SPICE和传统FDTD方法节省大量计算时间。

该研究的科学价值在于：成功将WLP全域基函数扩展应用于三维集成电路PDN时域分析领域，消除了CFL条件对时间步长的约束，实现了无条件稳定的高效求解；建立了完整的从组件建模到算法求解再到SSN分析的体系框架。

应用价值体现在：该方法可用于三维集成电路中的PI协同分析，通过快速噪声计算方法指导去耦电容的优化选择；提出的SSN优化算法具有通用性，只需修改激励即可适用于含多频率分量的瞬态噪声电流；可为三维集成电路在优化过孔位置、寻找更多电容方案、添加有源结构等电路结构优化方面提供分析基础。

六、研究亮点

本研究具有以下亮点：首次将WLP-FDTD方法引入三维PDN时域噪声分析领域，填补了该领域无条件稳定高效算法的空白；完整考虑了网格型和孔网型两种PDN类型的建模差异，以及TSV阵列的容性和感性耦合效应；计算效率提升显著（时间节省99.3%以上），为精细结构大规模PDN的快速分析提供了可行方案。

七、其他内容

研究者指出，虽然引入TSV与PDN之间的再分布层（RDL）导线、接触等结构可进一步提升模型精度，但由于这些结构不规则且缺乏通用性，未在本文中讨论。未来工作将基于该快速噪声计算方法，从优化电路结构（如优化过孔位置、寻找更多电容方案、添加有源结构）的角度研究三维集成电路的SSN消除方法。