高性能共掺杂氧化锡薄膜晶体管及其在逻辑电路中的应用研究

作者及发表信息
本研究由Tao Zhang、Ya-Fen Wei、Chen-Shuo Zhang、Gang He（通讯作者，安徽大学）、Tie-Jun Li和Dong Lin（通讯作者，集美大学）合作完成，发表于ACS Applied Materials & Interfaces期刊，发表日期为2024年7月。

学术背景
氧化锡（SnO₂）因其低成本、环境友好性和宽带隙特性，成为薄膜晶体管（Thin-Film Transistors, TFTs）领域极具潜力的沟道材料。尽管块体SnO₂具有高电子迁移率（260 cm²/V·s），但其TFT器件性能普遍较低（迁移率0.10–7.59 cm²/V·s），限制了实际应用。传统单掺杂策略（如铟或镓掺杂）虽能提升性能，但迁移率仍难以突破10 cm²/V·s的行业基准。为此，本研究提出共掺杂策略（铟和镓共掺杂，简称TIGO），旨在通过离子半径差异调控晶格应变，同时结合铟的迁移率增强作用和镓的载流子抑制功能，实现高性能SnO₂ TFTs的制备。

研究流程与方法
1. 材料制备与表征
- 前驱体溶液合成：以2-甲氧基乙醇为溶剂，按In:Ga=1:1.16的摩尔比溶解SnCl₂·2H₂O、InCl₃和Ga(NO₃)₃·xH₂O，通过盐酸调节酸性环境，促进金属-氧键形成。
- 薄膜沉积：采用溶胶-凝胶法（Sol-Gel）在450°C下退火1小时，制备厚度5 nm的TIGO薄膜。通过热重分析（TGA）确认材料完全转化为金属氧化物。
- 结构分析：掠入射X射线衍射（GIXRD）显示共掺杂后薄膜保持SnO₂四方晶系结构，且峰位接近未掺杂样品，证实应变降低。X射线光电子能谱（XPS）表明In³⁺和Ga³⁺成功掺入晶格，并抑制氧空位生成（OII峰面积比从33%降至24%）。

1. 器件制备与性能测试

   • TFT构建：采用底栅顶接触结构，以SiO₂为栅介质，旋涂TIGO沟道层，溅射锡掺杂氧化铟（ITO）电极。
     
   • 电学性能优化：通过调控共掺杂浓度（0–10 at.%），发现5 at.% TIGO-2器件性能最优：场效应迁移率（μFE）达15.9 cm²/V·s，阈值电压（Vth）0.2 V，亚阈值摆幅（SS）0.5 V/decade，开关比（Ion/off）2.2×10⁷。
     
   • 稳定性测试：在正/负偏压应力（PBS/NBS）下，阈值电压漂移仅1.8 V和−1.2 V，优于未掺杂器件。
     

2. 逻辑电路应用

   • 反相器设计：以TIGO-2 TFT为核心，构建10 MΩ电阻负载型单极反相器，在40 V供电电压下增益达10.76，动态响应良好。
     

主要结果与逻辑关联
- 应变调控机制：In³⁰（0.81 Å）和Ga³⁺（0.62 Å）的离子半径差异补偿了Sn⁴⁺（0.71 Å）的晶格畸变（GIXRD峰位偏移减小），为高迁移率奠定基础。
- 能带工程：UPS测试显示共掺杂使导带底（CBM）显著上移，带隙从3.69 eV增至3.97 eV，抑制光生载流子，提升器件稳定性。
- 性能突破：TIGO-2的μFE（15.9 cm²/V·s）超越单掺杂SnO₂ TFTs（In掺杂8.94 cm²/V·s，Ga掺杂6.8 cm²/V·s），首次突破10 cm²/V·s的行业基准。

结论与价值
1. 科学价值：提出“离子半径差异补偿应变”的共掺杂理论，为氧化物半导体缺陷调控提供新思路。
2. 应用价值：高性能TIGO TFTs可推动透明柔性电子发展，其低功耗、高稳定性适用于高分辨率平板显示（FPDs）和集成逻辑电路。

研究亮点
1. 创新策略：首次将In/Ga共掺杂应用于SnO₂ TFTs，通过双功能协同效应实现性能突破。
2. 方法优势：溶胶-凝胶法低成本、易掺杂，适合大面积均匀成膜。
3. 器件性能：迁移率、稳定性和电路增益均达国际领先水平，为后续产业化奠定基础。

其他价值
- 通过能量色散X射线光谱（EDS）证实元素均匀分布，无偏析现象，保障器件一致性。
- 非晶态TIGO薄膜（TEM验证）避免晶界散射，优于多晶材料。

（全文共计约1500字）