本文为类型b（综述性文章）

报告正文

本文作者为Vincent Pouget，与其所属研究机构IES、CNRS、University of Montpellier联合完成。文档标题为“Single-event effects in advanced CMOS technologies”，首次引用的会议为“European Conference on Radiation and Its Effects on Components and Systems (RADECS) Short Course”，会议时间为2023年9月，地点在法国图卢兹。本论文为一篇综述性文章，系统性地探讨了先进CMOS技术中因单粒子效应（Single-event Effects, SEE）引起的可靠性及性能挑战，重点分析了不同CMOS技术节点从Planar CMOS到FinFET，再到GAAFET上的相关研究进展、技术特性、影响机制及对辐射环境的适应性。

一、CMOS技术的演化与背景

A. CMOS基础特性与研究背景

CMOS（互补性金属氧化物半导体）技术作为嵌入式系统的核心，一直被应用于提高计算性能、集成密度、功耗表现等方面，同时新兴应用（如高可靠性航天应用）对CMOS的抗辐照性能提出了高标准。然而，随着CMOS器件逐渐从平面（Planar CMOS）向FinFET、GAAFET过渡，其缩小的器件结构、降低的供电电压及高集成密度会显著影响其在辐射环境中的可靠性。

B. 文章目的

本文旨在系统回顾先进CMOS技术中的关键特性，分析其对单粒子效应（SEE）敏感性的影响机制，并总结研究领域的重要趋势和实验发现，为未来工艺的发展提供建议。

二、关键观点解析

1. CMOS技术的演进趋势

早期的Planar CMOS技术，从90nm节点开始借助拉应力和压应力提升载流子迁移率。从45nm节点开始，金属门控栅叠层被引入以克服短沟道效应（SCE）。进一步的缩尺寸导致FinFET和GAAFET架构逐步取代传统平面技术。不同技术节点和结构的演进如下：

• Planar CMOS：平面器件的结构及电流驱动控制主要依赖于栅氧化层的静电效应，但随着晶体管尺寸缩小，漏电流和短沟道效应成为主要限制。
• FD-SOI（Fully-Depleted Silicon-On-Insulator）：通过埋氧化层（BOX）隔离硅层，可显著抑制漏电流及短沟道效应。
• FinFET：鳍片状结构和多栅极设计改进了静电控制性能，但漏电流与短沟道效应的缓解速度已逐步放缓。
• GAAFET（Gate-All-Around FET）：纳米片及纳米线的包围式栅极结构提供最佳导通性能，未来被视为突破1nm节点性能瓶颈的重要手段。

总体来说，技术节点的缩小虽然有效提高了单元面积内的晶体管密度，但同时也引入了泄露电流、电容降低以及工艺规则的复杂性。

2. 单粒子效应（SEE）及类别定义

单粒子效应是由高能粒子与半导体器件相互作用产生异常响应的现象。本文详述了SEE的物理机制及主要分类：

• 基本机制：高能粒子通过直接电离或间接电离方式在器件中生成电子-空穴对。电荷收集过程（漂移、扩散或寄生双极放大）可能引发瞬态电流或逻辑翻转。
• 主要分类：
  • 单粒子瞬态（SET, Single-event transient）：在电路中形成瞬时脉冲。
  • 单粒子翻转（SEU, Single-event upset）：存储器或逻辑单元逻辑状态的不可恢复变化。
  • 单粒子闩锁（SEL, Single-event latchup）：寄生PNPN结构被触发，形成永久低阻态。
  • 单粒子功能中断（SEFI, Single-event functional interrupt）：更高层次复杂电路中由于SEE导致的功能性恢复或失效。

3. 技术缩放对各SEE类型的影响

在不同CMOS技术节点中，缩放不仅影响器件的关键尺寸和电学特性，也导致SEE响应发生显著变化。主要影响如下：

• 单粒子瞬态（SET）：FinFET技术具有更窄的鳍片形状，使得漂移过程时间缩短，同时SET脉冲宽度分布相较于传统Planar CMOS显著减小。
• 单粒子翻转（SEU）：
  • 关键电荷（Critical charge）的降低与电容减小及供电电压降低密切相关，但驱动能力的优化帮助缓解了灵敏度的增加。
  • 新型工艺节点如16nm FinFET显示出较低的SEU截面，而进入5nm节点后，SER（软错误率）略有回升，原因在于电荷收集效率问题。
• 单粒子闩锁（SEL）：从Planar到FinFET技术的转换，同时带来了PNPN寄生结构的闩锁阈值电压下降，尤其在高温环境下SEL愈发成为显著问题。
• 单粒子功能中断（SEFI）：伴随IC设计复杂度增加，配置比特及寄存器数增多可能加剧SEFI风险，同时带来更多的失败模式。

4. 辐射硬化设计与实验验证

在应对SEE方面，本文特别提到以下重要技术与实践：

• 辐射硬化设计（RHBD, Radiation Hardening By Design）：如使用抗SET翻转触发器（如DICE-FF）设计的晶体管协助新增节点进行容错设计，但供电电压降低会削弱这些设计的有效性。
• 测试实践：离子束测试需关注粒子入射角度的微小调整对实验结果的影响。半导体材料制造的工艺变异也可能显著影响SEE响应的实验结果。

三、本文的学术意义与应用价值

本文系统总结了不同CMOS技术节点的关键特性及SEE敏感性变化，对未来技术开发具有深远指导意义：

1. 学术意义： 本文深入探讨了先进半导体器件的SEE物理机制和工艺变化规律，为后续SEE建模和实验设计提供了重要理论指导，尤其是对FinFET和GAAFET未来性能研究具有参考价值。

2. 应用意义： 本文揭示了不同技术节点在辐射环境中的可靠性问题，为航天、核工业等对高可靠性有特殊要求的应用领域提供了实践经验。文中提到的辐射硬化设计（RHBD）方法亦为高容忍设计积累重要经验。

总结

Vincent Pouget的综述以辐射环境中单粒子效应对CMOS技术影响为核心，对Planar CMOS、FinFET、GAAFET等前沿半导体架构的敏感性演变进行了详尽而系统的论述，不仅为技术人员了解工艺创新中的物理现象提供了宝贵资源，也为未来技术开发中的可靠性挑战指明了方向。随着GAAFET技术即将进入商业化市场，本文提供了重要的前瞻性指导。