关于双MOS触发可控硅整流器用于高压ESD保护的研究报告
本报告旨在向国内学术界同仁介绍一项发表于《IEEE Journal of Emerging and Selected Topics in Power Electronics》期刊上的最新研究成果。该研究由江南大学物联网技术应用教育部工程研究中心的Hailian Liang（IEEE会员）、Ling Zhu和Xiaofeng Gu（IEEE会员）共同完成，论文于2021年10月正式刊出（第9卷第5期）。论文题为“A Dual-MOS-Triggered Silicon-Controlled Rectifier for High-Voltage ESD Protection”，即“一种用于高压ESD保护的双MOS触发可控硅整流器”。以下将从研究背景、工作流程、主要结果、结论价值及亮点等方面进行详细阐述。
一、 研究背景与目标
本研究隶属于集成电路可靠性设计领域，具体聚焦于片上静电放电（Electrostatic Discharge， ESD）保护器件设计与优化。随着半导体工艺节点不断演进和高压集成电路（High-Voltage ICs）应用的拓展（如汽车电子），对ESD保护器件提出了更苛刻的要求：不仅需要具备高ESD鲁棒性（即承受高能量ESD冲击的能力）、低触发电压（Vt1）以确保快速响应，还需要高维持电压（Vh）以防止器件在正常电源电压下发生闩锁（Latch-up）效应，以及良好的电压钳位能力（Vclamp）以保护核心电路免受过压损伤。
在众多ESD保护器件中，基于硅的可控硅整流器（Silicon-Controlled Rectifier， SCR）因其单位面积下导通电阻（Ron）低、电流泄放能力强而备受关注。然而，传统SCR结构存在维持电压低、易发生闩锁的固有缺点。尽管已有多种改进型SCR（Modified SCR， MSCR）被提出以提升Vh或降低触发电压，但这些方案往往在提升某一性能的同时牺牲了其他性能，例如增加维持电压可能导致ESD鲁棒性或面积效率下降。因此，开发一种能同时实现高维持电压、高鲁棒性、低触发电压且具有优良钳位能力的新型SCR结构，成为高压ESD保护领域的一个重要挑战。
本研究的核心目标正是设计并验证一种新型的双MOS触发可控硅整流器（Dual-MOS-Triggered SCR， DMTSCR）。该器件旨在通过创新的嵌入式结构和布局优化，综合提升上述各项关键性能指标，为满足多电源域的高压ESD保护需求提供一个有吸引力的解决方案。
二、 详细工作流程
本研究采用了从器件设计、机理分析、仿真验证到流片测试与优化的完整研究流程，具体步骤如下：
1. 器件设计与机理分析： 研究人员设计了三种器件进行对比研究：传统的改进型SCR（MSCR）、仅包含栅极接地NMOS（Gate-Grounded NMOS， GGNMOS）触发的低触发电压SCR（LVTSCR），以及新提出的双MOS触发SCR（DMTSCR）。所有器件均基于0.18微米CMOS工艺设计。 * DMTSCR结构创新： DMTSCR的核心创新在于其嵌入式结构。它在传统SCR的P阱和N阱中，分别集成了一个GGNMOS（M1）和一个栅极接VDD的PMOS（Gate-to-VDD PMOS， GDPMOS， M2）。此外，通过金属连接短路了内部的一个寄生NPN双极晶体管（Q3），并引入了第二个SCR电流路径（由寄生PNP晶体管Q1和另一个寄生NPN晶体管Q4构成）。 * 理论电路分析： 研究团队构建了这些器件在开启前和开启后的内部等效电路模型进行分析。理论分析指出： * GGNMOS的存在能产生漂移电流（Idrift），有助于更快达到寄生双极晶体管的开启条件，从而降低触发电压（Vt1）并加快开启速度。 * DMTSCR中由Q1和Q4构成的第二SCR路径，可以分流主SCR路径（Q1-Q2）的电流，从而削弱SCR的正反馈效应，有助于提高维持电压（Vh）。 * 由GDPMOS和P阱电阻构成的第三电流路径，在器件开启后能提供额外的电流泄放通道，有助于提升失效电流（It2）和ESD鲁棒性。
2. 仿真验证： 为了验证理论分析，研究团队使用了Sentaurus TCAD工具进行器件物理仿真。这是半导体器件设计中的一种先进、专业的数值仿真软件，用于模拟器件内部的电场、载流子浓度、电流密度等物理量的分布。 * 仿真过程： 对DMTSCR施加了一系列不同强度的ESD应力脉冲，模拟其从关断到开启再到失效的全过程。 * 仿真内容： 重点观察了器件内部电流密度分布随ESD应力增加的变化（如图3所示）。仿真结果显示，在低电流下，电流主要通过GDPMOS和P阱电阻路径传导；随着电流增大，第二SCR路径开始起作用；在高电流下，主SCR路径成为主导。这一电流路径的渐进式过渡过程，与理论分析的多个导通路径机制完全吻合，证明了设计的有效性。同时，仿真也显示了DMTSCR相较于MSCR和LVTSCR，在开启早期具有更高的静电势（对应更高的Vh）和良好的电流分布。
3. 实验测试与性能评估： 研究团队流片制备了上述三种实验器件（MSCR， LVTSCR， DMTSCR），并进行了严格的电学测试。 * 测试设备与方法： * 传输线脉冲（Transmission Line Pulse， TLP）测试： 使用Barth 4002 TLP系统获取器件的I-V特性曲线。TLP测试是评估ESD器件性能的标准方法，它能模拟ESD事件的快速大电流冲击。从TLP I-V曲线中可以提取关键参数：触发电压（Vt1）、维持电压（Vh）、失效电流（It2）、导通电阻（Ron）和钳位电压（Vclamp）。 * 甚快传输线脉冲（Very-Fast TLP， VFTLP）测试： 使用上升时间为200 ps的VFTLP系统评估器件的开启特性，包括过冲电压（Vov）和开启速度（Ton）。这对于评估器件对极快上升沿ESD事件的响应至关重要。 * 闩锁免疫性测试： 使用直流电源分析仪、振荡器和微探针平台，对DMTSCR施加直流偏压叠加脉冲应力的测试，验证其在正常工作电压下不会发生闩锁。 * 人体模型（Human Body Model， HBM）和机器模型（Machine Model， MM）测试： 使用Hanwa测试系统评估器件的ESD防护等级。 * 测试对象与样本： 研究对比了不同结构（MSCR， LVTSCR， DMTSCR）以及DMTSCR不同布局版本（常规布局DMTSCR-C和优化布局DMTSCR-O）和不同关键尺寸（参数d3，即PMOS与NMOS间距）的器件性能。文中未明确说明每种设计的测试样本数量，但通常此类器件特性研究会对多个测试结构进行测量以确保结果的一致性。
4. 布局优化与参数调优： 在初步验证DMTSCR优势的基础上，研究进入了优化阶段。 * 布局优化： 提出了DMTSCR的优化布局（DMTSCR-O）。其主要改进是在N阱内的条状高掺杂P+区中间隔插入高掺杂N+区（如图9所示）。这种改动使得沿某些切割方向看，GDPMOS结构消失，从而减小了寄生PNP晶体管（Q1）的发射极面积。理论分析表明，这有助于进一步提高维持电压（Vh）并降低导通电阻（Ron），但可能会略微削弱部分电流泄放能力。 * 关键参数优化： 针对优化后的布局，系统研究了关键间距参数d3（嵌入式PMOS与NMOS之间的间距）对器件性能的影响。通过制备具有不同d3值（从3.5 μm到8 μm）的DMTSCR-O器件并进行TLP测试，分析了d3对Vh、It2、Ron和Vclamp的影响规律。
三、 主要研究结果
1. 基础DMTSCR性能验证结果： TLP测试数据（图6和表I）清晰表明，与MSCR和LVTSCR相比，DMTSCR在多项关键指标上取得显著提升： * 高维持电压（Vh）： DMTSCR的Vh达到8.4 V，远高于LVTSCR的2.8 V和MSCR的4.5 V。这证实了其内部第二SCR路径削弱正反馈效应的有效性。 * 低触发电压（Vt1）： 得益于嵌入式GGNMOS，DMTSCR的Vt1为14 V，与LVTSCR相当，并低于MSCR的17.9 V。 * 优良的综合品质因数（Figure of Merit， FOM）： 采用FOM = (Vh × It2) / (Vt1 × 面积) 进行评估，DMTSCR的FOM高达1.8 mA/μm²，为三者中最高，表明其具有最优的面积效率与性能平衡。 * 强ESD鲁棒性： DMTSCR的失效电流（It2）对应HBM防护等级超过6000 V，展现了强大的电流泄放能力。 * 良好的开启特性： VFTLP测试（图7）显示，DMTSCR的开启速度（Ton）为3.6 ns，与LVTSCR相当，且远快于MSCR（5.7 ns），过冲电压也较低，表明其对快速ESD事件响应迅速。 * 闩锁免疫性： 测试证实，在8V工作电压下，DMTSCR具有良好的闩锁免疫性（图8）。
2. 布局优化结果： 对DMTSCR-O的测试（图10和表II）验证了布局优化的效果： * Vh进一步提升： Vh从常规布局（DMTSCR-C）的8.4 V提高至优化布局（DMTSCR-O， d3=3.5μm）的11.5 V。 * Ron显著降低： Ron从3.5 Ω大幅降低至0.5 Ω。 * 钳位能力改善： Vclamp被稳定钳位在12.4 V至14.6 V之间，展示了优异的电压限制能力。Sentaurus 3D仿真（图11）直观显示了优化布局后表面电流均匀性略有下降，但电流导通路径宽度增加，这从物理上解释了Vh提高和Ron降低的原因。
3. 关键参数d3优化结果： 系统改变d3的测试结果（图12）揭示了性能可调性： * Vh可调范围大： 随着d3从3.5 μm增加至8 μm，Vh可从11.5 V单调增加至18.5 V。 * 实现“零”回滞电压： 当d3 ≥ 6 μm时，器件的回滞电压（Snapback Voltage， 即Vt1与Vh之差）减小至约1 V，接近“零回滞”，这极大降低了闩锁风险。 * 保持低Ron和良好Vclamp： 在d3=8 μm时，Ron低至0.4 Ω，Vclamp约为17.2 V。 * It2的权衡： 性能提升的代价是It2随d3增大而下降。但作者指出，这可以通过多指状（fingering）结构设计来补偿，即通过并联多个器件单元来提升总电流能力。
4. 最终性能： 经过全面优化后的DMTSCR（优化布局，d3=8μm）在保持高ESD鲁棒性（HBM 3000 V等级）和小芯片面积的前提下，实现了高维持电压（17.4 V）、低导通电阻（0.4 Ω）、零回滞电压以及良好的电压钳位能力。
四、 研究结论与价值
本研究成功设计、仿真、制备并验证了一种新型的双MOS触发可控硅整流器（DMTSCR）。其主要结论是：通过巧妙集成GGNMOS、GDPMOS和具有削弱正反馈效应的SCR结构，DMTSCR能够协同实现高维持电压、高ESD鲁棒性、低触发电压和快速开启。进一步的布局和关键尺寸优化，使其获得了极低的导通电阻、接近零的回滞电压和出色的电压钳位能力。
该研究的科学价值在于提出并验证了一种创新的ESD器件物理结构与工作机制，通过引入多个可控的电流路径来精细调控SCR的触发、维持和导通特性，为高压ESD保护器件的设计提供了新的思路和理论依据。
其应用价值尤为突出：优化后的DMTSCR非常适合通过堆叠（stacking）和多指状（fingering） 的方式，灵活构建适用于不同工作电压（多电源域）的高压ESD保护方案。例如，在要求高工作电压、小钳位电压范围的汽车电子等应用中，这种器件展现出巨大的潜力。它为解决高压集成电路中ESD保护与闩锁免疫性之间的矛盾提供了一个高效、紧凑的片上解决方案。
五、 研究亮点