本文档属于类型a,是一篇关于高频小信号建模去嵌入方法的原创研究论文。以下为针对该研究的学术报告:
高频小信号建模的去嵌入方法:基于改进焊盘结构模型的110 GHz以下应用
*作者与机构*:
该研究由Yunqiu Wu(IEEE会员)、Gaotianyin Zhu(IEEE学生会员)、Yiming Fan(IEEE会员)、Yiming Yu(IEEE会员)、Chenxi Zhao(IEEE会员)、Jun Liu(杭州电子科技大学)、Giovanni Gugliandolo(意大利墨西拿大学)及Kai Kang(IEEE高级会员,通讯作者)共同完成,研究团队主要来自中国电子科技大学电子科学与工程学院。论文发表于《IEEE Microwave and Wireless Technology Letters》,接收日期为2025年9月6日,预发表于2025年期刊未来刊期。
科学领域:该研究聚焦于射频集成电路(RFIC)与毫米波器件建模领域,核心解决高频(至110 GHz)晶体管小信号模型中的去嵌入(De-embedding)精度问题。
研究背景:
1. 需求驱动:5G/6G通信、W波段应用等对高频晶体管模型精度要求极高,但传统去嵌入方法(如Open-Short法)在50 GHz以上频段误差显著增加(原文提到平均相对均方根误差(RRMSE)达43.9%),主要因忽略输入输出端口间的电磁耦合效应。
2. 技术瓶颈:现有方法(如三步骤、四步骤法)需复杂虚拟结构,增加测量误差;而级联法(Through-Only)虽简化流程,但依赖对称性假设,无法处理焊盘(Pad)非对称性与耦合路径。
研究目标:
提出一种改进的焊盘结构模型,通过量化三条高频耦合路径(顶层、地平面、衬底),提升去嵌入精度,最终验证其在28 nm体硅CMOS工艺晶体管建模中的应用效果。
研究分为四大流程,具体如下:
流程如图5所示:
1. 测量DUT(被测器件)与虚设结构的S参数。
2. 构建等效电路模型(焊盘→开路/短路结构)。
3. 电路简化后,通过矩阵运算逐级去除寄生参数。
科学价值:
1. 首次系统量化焊盘结构的三条高频耦合路径,为毫米波器件建模提供新理论基础。
2. 提出可扩展的RLC拓扑模型,适配不同工艺节点(只需调整参数,无需改变框架)。
应用价值:
1. 直接服务于28 nm CMOS工艺的高频晶体管设计,助力5G/6G前端模块开发。
2. 方法可推广至其他多端口网络(如滤波器、天线)的寄生效应去除。
(全文约1800字)