这篇文档属于类型a，即报告了一项原创性研究。以下是针对该研究的学术报告：

TritonRoute-WXL：集成DRC引擎的开源布线工具

作者及机构
本研究由IEEE Fellow Andrew B. Kahng（加州大学圣地亚哥分校计算机科学与工程系/电气与计算机工程系）、Lutong Wang（Cadence Design Systems）和Bangqi Xu（加州大学圣地亚哥分校电气与计算机工程系）合作完成，发表于2021年的*IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*期刊。

学术背景

研究领域与动机
研究聚焦于超大规模集成电路（VLSI）物理设计自动化中的布线（Routing）阶段，尤其针对16纳米以下先进工艺节点。传统布线流程将全局布线（Global Routing, GR）与详细布线（Detailed Routing, DR）割裂，导致两者资源模型不匹配，局部线网（Local Nets）和引脚可访问性（Pin Access）问题难以解决。此外，现有学术布线工具在工业级设计规则检查（Design Rule Check, DRC）收敛性上表现不佳，常遗留数百至数千个DRC违规。

研究目标
提出TritonRoute-WXL——首个支持16纳米以下工艺的开源布线工具，通过以下创新实现DRC清洁的布线方案：
1. 端到端布线框架：统一GR与DR，解决相关性挑战；
2. 集成DRC引擎：支持增量式检查，优化布线效率；
3. 改进的详细布线流程：基于队列的拆解重布（Ripup-and-Reroute）策略，加速DRC收敛。

研究流程与方法

1. 全局布线（Global Routing）

核心创新：基于Gcell的统一资源模型
- 资源建模：将布线资源供需关联到全局布线单元（Gcell）而非传统Gcell边，同时考虑布线轨道、设计规则和引脚访问。
- 供给（Supply）：根据轨道间距和通孔（Via）封装调整资源容量，避免乐观估计。
- 需求（Demand）：包含静态（固定障碍物、引脚访问）和动态（布线线段）两部分，通过虚拟边界引脚（Virtual Boundary Pin）模型量化资源占用。
- 阻塞Gcell标记：静态需求超过供给的Gcell被标记为高成本区域。

布线流程
1. 初始全局布线：使用Flute算法生成低线长的Steiner树，迭代L型模式布线缓解拥塞。
2. 2D拆解重布：分区并行优化（200×200 Gcell区域），采用加权A*算法（成本函数融合线长、拥塞、历史和阻塞成本）。
3. 层分配与3D优化：基于动态规划的层分配算法，辅以10×10 Gcell区域的局部3D拆解重布。

2. 集成DRC引擎

几何对象与规则实现
- 支持基础形状：线段（Segment）、矩形（Rectangle）、多边形（Polygon）及布尔运算。
- 设计规则覆盖：包括金属层的最小宽度（Minimum Width）、平行长度间距（PRL Spacing）、线端间距（EOL Spacing）以及通孔层规则（如相邻通孔数量限制）。

增量检查能力
- 通过标记固定（Fixed）与布线生成（Routing）的几何对象，仅检查修改后的线网，显著提升效率。例如，算法2-10通过区域查询（R-tree）过滤非关键冲突，避免冗余计算。

3. 详细布线改进

队列驱动的拆解重布策略
- 问题：传统按序重布易陷入局部最优（如图14案例需7次迭代）。
- 解决方案：
1. FIFO队列管理：将冲突线网分为“侵略者”（Aggressor）和“受害者”（Victim），优先重布侵略者。
2. 动态成本调整：历史成本（History Cost）随迭代衰减，引导搜索远离重复冲突区域。
3. 多线程并行：8线程下平均加速比达5.35倍（最高6.31倍）。

主要结果

1. 详细布线性能

• DRC收敛性：在ISPD-2018/2019的20个测试用例中，15个实现DRC清洁（其余DRC<20），相比已知最佳学术方案（TritonRoute/DR.CU 2.0）平均减少99.93%违规。
  
• 效率提升：队列策略使运行时平均降低33.5%（最高85.4%），如ISPD18-test3从1757秒缩短至352秒。
  

2. 全局-详细布线协同

• 一致性资源模型：相比ISPD竞赛提供的GR方案，TritonRoute-WXL的GR结果使DR阶段收敛速度更快（16/20测试用例），且最终线长和通孔数更优（最大设计节省10.93%通孔）。
  

3. 工业级验证

• 14纳米RISC-V核布线：在517K实例的设计中实现DRC清洁，验证了工具在先进工艺下的实用性（图17）。
  

结论与价值

科学价值
1. 端到端框架：首次在开源工具中实现GR-DR紧密协同，填补学术研究与工业需求的鸿沟。
2. DRC引擎创新：几何驱动的增量检查为布线优化提供实时反馈，优于传统批处理式DRC。

应用意义
- 开源贡献：工具以宽松许可证发布，为后续研究（如布局优化）提供可评估的基准流程。
- 工业适配性：支持15纳米以下工艺，助力开源EDA生态发展（如OpenROAD项目）。

研究亮点

1. 首个开源DRC清洁布线器：支持16纳米以下节点，性能超越学术竞赛最优方案。
   
2. 统一的Gcell资源模型：同时建模全局与局部线网需求，提升GR-DR相关性。
   
3. 队列化重布算法：通过侵略者-受害者动态调度，解决传统方法对线网顺序的依赖。
   

未来方向
- 全局布线的拓扑控制优化；
- 拆解重布中的多目标权衡（时序/功耗/面积）。

（注：全文约2000字，涵盖研究全流程及核心创新点。）