关于《Micromachines》期刊2024年论文《一种具有高维持电压和增强电流泄放能力的新型DTSCR结构用于28纳米CMOS技术ESD保护》的学术研究报告
一、 研究团队、发表信息与学术背景
本研究的主要作者为韩泽恩（Zeen Han）、陈树鹏（Shupeng Chen，通讯作者）、刘红侠（Hongxia Liu，通讯作者）、王树龙（Shulong Wang）、马博洋（Boyang Ma）、陈瑞博（Ruibo Chen）和付晓君（Xiaojun Fu）。研究团队主要来自中国西安电子科技大学微电子学院的教育部宽禁带半导体材料与器件重点实验室，合作单位包括国家集成电路与微系统重点实验室（重庆）。该研究成果以论文形式发表于期刊《Micromachines》（2024年第15卷第96期），于2023年12月31日正式在线发布。
本研究属于集成电路（IC）设计与可靠性工程领域，具体聚焦于片上静电放电（Electrostatic Discharge, ESD）保护器件设计。随着CMOS工艺节点不断微缩至纳米尺度（如本研究针对的28纳米技术），集成电路对ESD损伤愈发敏感。工艺进步导致器件尺寸、氧化层厚度、结深及栅氧击穿电压持续降低，使得ESD设计窗口（即正常工作电压与电路最大耐受电压之间的安全范围）急剧变窄。在典型的28纳米CMOS工艺中，工作电压为1.1V，栅氧最大允许击穿电压约为5.1V，考虑10%的安全裕度后，ESD设计窗口被压缩至1.2V至4.6V之间，这对其保护器件提出了极为苛刻的要求：触发电压需足够低以避免被保护电路先于保护器件受损，同时维持电压需足够高以防止器件在正常工作电压下发生闩锁（Latch-up）效应。
在众多ESD保护器件中，硅控整流器（Silicon-Controlled Rectifier, SCR）因其单位面积下的高鲁棒性和低寄生电容而被广泛应用。其中，二极管触发硅控整流器（Diode-Triggered SCR, DTSCR）通过二极管串辅助触发机制，能有效降低SCR的触发电压，以适应更窄的ESD设计窗口。然而，传统的DTSCR结构存在导通电阻（Ron）较大、电流处理能力相对较弱等缺点，限制了其在先进工艺中的实际应用。因此，本研究旨在提出并验证一种新型的DTSCR结构，旨在显著提升其电流泄放能力，同时优化其触发与维持特性，以更好地满足28纳米及以下先进CMOS工艺对ESD保护的严苛需求。
二、 研究目标
本研究的核心目标是设计并验证一种适用于28纳米CMOS技术的新型DTSCR结构，该结构需具备以下关键特性： 1. 增强的电流泄放能力：通过结构创新，降低器件的导通电阻，提升其在ESD事件中泄放大电流的能力。 2. 优化的维持电压：提高器件的维持电压，增强其抗闩锁能力，确保在正常工作电压下保持关断状态。 3. 适配窄ESD设计窗口：整体性能（包括触发电压、维持电压、失效电流It2）需适配28纳米工艺下1.2V至4.6V的狭窄ESD设计窗口。 4. 通过仿真验证其优越性：与传统的DTSCR以及带有P型保护环的DTSCR（PGR-DTSCR）进行对比，通过TCAD（Technology Computer Aided Design）仿真量化证明所提新结构的性能优势。
三、 详细研究流程与方法
本研究主要采用基于TCAD工具的器件仿真与性能评估流程，包含以下几个关键步骤：
第一步：基准模型建立与校准 为了确保仿真工作的可靠性与实际工艺的相关性，研究并未直接从零开始设计新器件，而是首先进行了基准模型的建立与校准。 1. 研究对象与样本：研究选取了文献[24]中报道的一款采用28纳米0.9V/1.8V CMOS工艺制造、宽度为50微米的传统DTSCR器件作为基准。 2. 研究方法与工具：使用Sentaurus TCAD软件建立该DTSCR的物理模型。模型的校准依据是文献中通过传输线脉冲（Transmission Line Pulse, TLP）测试仪实际测量的ESD特性数据（I-V特性曲线）。 3. 数据处理与分析：通过调整TCAD模型中的关键尺寸参数（如掺杂浓度、结深、间距等），使仿真得到的I-V特性曲线在二极管触发到SCR完全导通建立正反馈的期间内，能够与文献中的实测数据高度吻合。图3展示了校准后的DTSCR模型的I-V特性曲线。这一步至关重要，它确保了后续基于此工艺平台进行的新结构设计和性能评估具有现实参考价值。
第二步：新型器件结构设计与建模 在已验证的基准DTSCR模型基础上，研究团队提出了创新性的器件结构。 1. 研究对象的创新：提出了一种具有额外泄放路径的二极管触发硅控整流器（Extra Discharge Path DTSCR, EDP-DTSCR）。其核心创新在于构建了一个与主SCR路径（Master SCR）并联的从SCR路径（Slave SCR）。 2. 结构细节：如图1(a)所示，EDP-DTSCR在传统DTSCR的阳极右侧，通过添加一个与阴极对称的N+区域，构建了一个从SCR。该从SCR与主SCR共享同一个阳极P+发射结（即PNP1和PNP2的发射结相同）。主SCR、从SCR与二极管串触发部分之间通过深N阱（Deep N-Well, DNW）隔离，以防止噪声耦合干扰。从SCR形成了一个额外的并联泄放路径。 3. 建模实现：基于校准后的模型，建立了EDP-DTSCR的TCAD仿真模型，器件宽度设定为7.9微米。论文表1详细列出了EDP-DTSCR器件的横向关键尺寸参数（D1至D10）。
第三步：器件电学特性仿真与对比分析 此步骤是研究的核心，旨在通过仿真获取并比较不同结构的性能指标。 1. 仿真对象：对三种器件结构进行Sentaurus TCAD仿真：传统DTSCR、PGR-DTSCR以及新提出的EDP-DTSCR。 2. 实验/仿真内容：对每种结构进行直流I-V特性仿真，模拟其在ESD应力下的响应。重点关注以下关键参数：触发电压（Vt1）、维持电压（Vh）、失效电流（It2，以电压达到4.6V设计窗口上限时的电流作为评判标准）以及导通电阻（Ron）。 3. 数据处理：从仿真得到的I-V曲线中提取上述参数，并进行定量比较。同时，通过分析器件内部的电流密度分布（图5-8），直观揭示不同结构的工作机理和电流传导路径的差异。
第四步：工作机理验证与物理机制分析 利用TCAD仿真的可视化功能，深入分析EDP-DTSCR在ESD事件中的动态导通过程，以验证其设计原理。 1. 过程分析：如图5-7所示，通过观察不同电流水平下器件内部的电流密度分布，详细描述了EDP-DTSCR的双回滞（Double Snapback）现象的产生机理： * 第一阶段（二极管触发与从SCR导通）：ESD事件发生时，二极管串路径首先导通，其压降决定了器件的初始触发电压（仿真显示为2.21V）。导通电流首先流经二极管，并触发从SCR（由阳极P+、N阱、右侧P阱和N+区构成），形成第一个电流泄放路径，产生第一次回滞（图6）。 * 第二阶段（主SCR导通）：随着电流继续增大，当从SCR中的电流达到足够水平（仿真中约为26.5mA）时，左侧P阱上的压降超过PN结内建电势（0.7V），使得主SCR的NPN1晶体管发射结正偏进入放大状态。主SCR被触发，并与PNP1形成正反馈，开始泄放大部分ESD电流，产生第二次回滞，此时的电压即为维持电压（Vh=1.451V）。
第五步：关键参数优化与影响分析 为进一步提升器件性能，研究对EDP-DTSCR的一个关键尺寸参数进行了优化研究。 1. 优化对象与变量：保持EDP-DTSCR其他尺寸参数不变，仅改变从SCR路径中的一个关键横向尺寸D10。D10的尺寸变化直接影响从SCR路径的电阻。 2. 实验设计：仿真了D10分别为0.1µm, 0.15µm, 0.2µm, 0.3µm和0.4µm时，EDP-DTSCR的I-V特性曲线（图9）。 3. 数据分析：分析D10尺寸变化对触发电压（Vt1）和第二次回滞的维持电压（Vh）的影响规律，并从器件物理角度（电流增益、注入效率、正反馈强度）解释其内在原因。
四、 主要研究结果
基准模型校准结果：成功建立并校准了与28纳米工艺实测数据吻合的DTSCR TCAD模型，为后续新结构的设计和性能预测提供了可靠基础（图3）。
EDP-DTSCR电学特性对比结果：
工作机理验证结果：TCAD电流密度仿真（图5-8）清晰证实了EDP-DTSCR的工作机制。在低电流阶段，电流主要通过二极管串和从SCR路径流通（图5，6）。当电流增大至临界点，主SCR被触发并承担主要电流泄放任务（图7）。图8对比了三种结构完全导通后的电流密度，直观显示EDP-DTSCR因拥有并联路径而具有更均匀、更强的电流泄放能力。
参数优化分析结果：D10尺寸的优化研究表明（图9），减小D10可以降低从SCR路径的电阻。这导致更多的电流被从SCR分流，从而抑制了主SCR中NPN1晶体管发射极的电子注入效率，降低了NPN1和PNP1之间的电流增益乘积（βnpn1*βpnp1），削弱了正反馈强度，进而提高了维持电压（Vh）。例如，当D10从0.4µm减小到0.1µm时，Vh从1.486V略微变化至1.422V，同时第一次触发电压Vt1从2.267V降低至2.141V。这为通过版图设计精细调控器件性能提供了明确指导。
五、 研究结论与价值
本研究成功提出并验证了一种适用于28纳米CMOS技术的新型EDP-DTSCR ESD保护器件。其主要结论如下： 1. 结构有效性：通过引入一个与主SCR并联、共享阳极的对称从SCR路径，EDP-DTSCR创造了一个额外的ESD电流泄放通道。 2. 性能优越性：与传统的DTSCR和PGR-DTSCR相比，EDP-DTSCR在维持电压、导通电阻和电流泄放能力（It2）方面均有显著改善。其更高的维持电压增强了抗闩锁能力，更低的导通电阻提升了鲁棒性，整体特性更适配狭窄的28纳米CMOS ESD设计窗口。 3. 机理明确：该器件通过“二极管串触发从SCR，再从SCR触发主SCR”的双级导通过程实现ESD保护，其双回滞I-V特性是该机理的直接体现。从SCR路径不仅提供了并联导通能力，还通过分流效应调节了主SCR的正反馈强度，从而实现了维持电压的优化。 4. 可设计性：器件的关键性能参数（如维持电压）可以通过调整从SCR路径的几何尺寸（如D10）进行一定程度的优化和定制。
本研究的科学价值在于为先进工艺节点下的ESD保护设计提供了一种新颖且有效的器件结构解决方案，深化了对多路径SCR器件物理机理的理解，特别是并联路径对维持电压的调控作用。其应用价值在于所提出的EDP-DTSCR结构能够直接应用于28纳米及类似先进CMOS工艺的片上ESD保护电路设计中，有助于提高集成电路的可靠性和良率。
六、 研究亮点
七、 其他有价值内容
论文还对EDP-DTSCR中观察到的双回滞现象与文献中报道的“多触发效应”进行了区分和讨论。指出在更先进的CMOS工艺中，由于对衬底寄生晶体管的抑制更加严格，传统DTSCR中可能观察不到明显的寄生SCR导通（即多触发效应导致的回滞）。而EDP-DTSCR中的从SCR因其路径更短、电阻更低，增强了电导调制效应，从而表现出可控的、有益的双回滞特性。这一讨论加深了对不同工艺下SCR器件行为的理解。