这篇文档属于类型a,即报告了一项原创性研究。以下是针对该研究的学术报告:
本研究由Christian Schleich、Dominic Waldhör、Theresia Knobloch(IEEE会员)、Weifeng Zhou、Bernhard Stampfer、Jakob Michl、Michael Waltl(IEEE高级会员)和Tibor Grasser(IEEE会士)合作完成。作者团队来自奥地利维也纳技术大学(TU Wien)微电子研究所及Christian Doppler实验室。论文标题为《Single- versus Multi-Step Trap Assisted Tunneling Currents—Part I: Theory》,发表于IEEE Transactions on Electron Devices期刊2022年8月第69卷第8期。
科学领域:本研究属于半导体器件可靠性领域,聚焦介电层中的漏电流机制,尤其是陷阱辅助隧穿(Trap-Assisted Tunneling, TAT)对金属-氧化物-半导体(MOS)器件性能的影响。
研究动机:现代逻辑、存储和功率器件中,介电层的漏电流会加剧功耗并缩短器件寿命。传统理论(如Fowler-Nordheim隧穿)无法完全解释厚介电层中的漏电现象,而TAT机制(尤其是多步TAT)的作用尚不明确。
研究目标:
1. 提出一个基于非辐射多声子(Nonradiative Multiphonon, NMP)理论的物理模型,扩展现有可靠性模拟框架(Comphy),统一描述单步与多步TAT电流。
2. 通过理论推导与模拟,量化多步TAT的贡献,并确定其关键参数范围。
研究对象:介电层中的缺陷(陷阱)与载流子(电子/空穴)的相互作用。
关键模型:
- NMP两态模型:描述缺陷与载流子库(如半导体导带)之间的电荷转移动力学(单步TAT)。
- 有效势能曲线(PEC)转换:通过叠加两个缺陷的PEC,推导缺陷间电荷转移(多步TAT)的等效参数(如弛豫能$E_{\text{eff}}^r$)。
- 主方程求解:计算稳态与瞬态TAT电流密度,考虑缺陷密度($n_t$)、弛豫能($E_r$)和温度依赖性。
创新方法:
- 缺陷参数转换:仅需单缺陷参数集即可计算多步TAT,避免额外拟合(公式6-7)。
- 蒙特卡洛采样:模拟非晶介电材料中缺陷的空间分布与变异性效应。
工具开发:将模型集成至Comphy可靠性模拟器,支持1D电场计算与缺陷分布统计。
参数设置:
- 介电层厚度($t_{\text{diel}}$):5 nm、10 nm、20 nm。
- 缺陷密度($n_t$):$10^{18}$–$10^{20}$ cm$^{-3}$。
- 弛豫能($E_r$):0.3–1.5 eV。
主导路径识别:采用Dijkstra算法分析导电路径中的缺陷数量($\langle n \rangle$),权重与电流密度成反比。
电流密度计算:通过Shockley-Ramo定理量化栅极电流(公式9),区分单步与多步TAT贡献。
多步TAT的激活条件:
电流密度与参数关系:
缺陷耦合效应验证:
科学价值:
1. 首次在器件尺度上统一了单步与多步TAT的物理模型,填补了NMP理论在缺陷间电荷转移领域的空白。
2. 揭示了多步TAT的实际贡献低于传统假设,为介电材料选择(如高$E_r$缺陷)提供理论依据。
应用价值:
1. 优化高k介电层设计,降低功耗(如DRAM中需$j_{\text{TAT}} < 10^{-6}$ A/cm$^2$)。
2. 支持新型二维MOS器件和MIM电容器的可靠性评估。
此报告全面涵盖了研究的理论框架、方法创新、关键结果及行业意义,可作为相关领域研究者的参考指南。