本研究报告针对 IEEE Transactions on Microwave Theory and Techniques 期刊于2012年7月发表的论文《A Fully Integrated 0.18-μm CMOS Transceiver Chip for X-band Phased-Array Systems》进行学术解读，作者团队来自瑞士洛桑联邦理工学院（EPFL）和伊朗Sharif University of Technology，包括Kiarash Gharibdoust、Naser Mousavi等五位研究者。

学术背景

本研究属于微波集成电路与相控阵系统领域，旨在解决传统X波段相控阵系统中MMIC（单片微波集成电路）数量过多的问题。相控阵系统在无线通信、雷达等领域具有重要应用，但其T/R（发射/接收）模块通常需依赖III-V族化合物半导体（如GaAs、SiGe），导致成本高、集成度低。本研究提出采用0.18μm CMOS工艺实现多功能核心芯片，通过集成相位调节、衰减和放大功能，显著减少模块复杂度。

研究目标包括：
1. 设计兼容CMOS工艺的低损耗相位调节器（phase shifter）和衰减器（attenuator）；
2. 实现12dB路径增益与优于10dBm的输出1dB压缩点（P1dB）；
3. 验证CMOS在X波段相控阵中的可行性，为低成本高集成方案提供技术路径。

研究流程与方法

1. 系统架构设计

采用”分离式T/R链”架构（separate T/R chain），避免共用于扰问题。芯片包含两条独立路径（RX/TX），每条路径集成：
- 6位相位调节器：采用被动式开关网络拓扑（switched-network topology），包含5.625°至180°的六组模块。其中5.625°模块提出新型低损耗电路（图7），通过消除冗余开关提升线性度，插入损耗仅0.5dB（8.5–10.5 GHz）。
- 6位衰减器：基于π/T型切换结构，通过优化电阻网络与反馈偏置电路（图12）补偿工艺波动，最小步进0.5dB，最大衰减23.5dB。
- 两级放大器：输入级采用电感退化共源极（inductively degenerated common-source）结构，噪声系数（NF）<4.5dB；输出级通过功率分配/合成技术（图17）提升线性度，P1dB达18dBm。

2. 关键电路创新

• 5.625°相位模块：通过散射参数（S参数）推导匹配条件（公式1-2），实现18.26°内低损耗相位调节，带宽覆盖7.5–10.5GHz（图8）。
  
• 开关优化：采用三阱MOS管（triple-well transistor）作为开关元件，通过深N阱偏置（图4）降低寄生电容，插入损耗0.8dB@9.3GHz（隔离度10dB）。
  
• 抗PVT（工艺-电压-温度）衰减器：设计反馈环路偏置电路（图12），通过运算放大器调节开关栅压，使等效电阻比恒定，确保0.5dB步进精度。
  

3. 实验验证

芯片采用0.18μm CMOS工艺流片，面积4.4×2.9mm²。测试结果：
- 相位性能：RMS相位误差°，64种状态下相对相位偏移一致性良好（图25）；
- 增益与线性：RX/TX路径增益均为12dB，输出P1dB为11dBm（图23-24）；
- 噪声系数：RX路径NF<8.5dB（参考状态），最大衰减状态下<16dB；
- 回波损耗：输入/输出端均优于10dB（图20, 22）。

研究成果与结论

本研究实现了以下突破：
1. CMOS工艺验证：首次在0.18μm CMOS上集成完整X波段T/R功能，性能接近GaAs/SiGe方案（表I对比）；
2. 电路创新：提出的5.625°相位模块与抗PVT衰减器结构，为低损耗高精度调节提供新方法；
3. 系统价值：单芯片可替代多个MMIC，降低相控阵系统复杂度与成本约70%。

研究亮点

1. 工艺边界突破：证明CMOS在X波段的可行性，推动硅基工艺在军用/民用相控阵中的应用；
   
2. 架构创新：分离式T/R链与功率分配技术，兼顾线性度与集成度；
   
3. 可扩展性：设计方法支持高频段（如Ku波段）扩展，为5G毫米波系统提供参考。
   

其他价值

文中提出的高速串行接口（100Mb/s）与片上查找表（LUT）设计，为多模块协同控制提供了数字化解决方案，体现了CMOS在混合信号集成上的独特优势。这一成果被后续研究（如IEEE JSSC 2015年相关论文）广泛引用，成为硅基相控阵设计的里程碑工作。