本文档属于类型a（单篇原创研究论文），以下是针对该研究的学术报告内容：

一、作者及发表信息

本研究由Yi Luo（第一作者，来自vivo mobile communication Inc. Shenzhen, China）和Shahriar Mirabbasi（通讯作者，University of British Columbia, Canada）合作完成，发表于2023年JSAP Symposium on VLSI Technology and Circuits Digest of Technical Papers。

二、学术背景

研究领域：本研究属于CMOS图像传感器（CIS）设计领域，聚焦于高动态范围成像（High Dynamic Range, HDR）技术。
研究动机：当前基于双转换增益（Dual Conversion Gain, DCG）的HDR成像技术存在两大瓶颈：
1. 帧率降低：需分别读取高转换增益（HCG）和低转换增益（LCG）数据，导致帧率减半；
2. 功耗增加：双读取和图像融合（HDR merge）使功耗上升约50%。
研究目标：提出一种像素级自适应DCG-HDR成像方案，通过单帧读取实现HDR，避免传统双读取的缺陷，同时降低功耗。

三、研究流程与方法

1. 像素架构设计

• 核心创新：提出可编程转换增益（CG）的像素设计，通过片上像素级CG调制实现自适应HDR。
  
  • 像素电路（图1）：基于传统DCG像素，新增1-bit DRAM单元存储模式选择信号（ɸmode），通过ɸdram信号刷新DRAM状态，动态切换HCG/LCG模式。
    
  • 逻辑控制模块（图3）：包含逐次逼近寄存器（SAR）和模式选择（MS）模块，将像素输出（ɸpix）转换为2位信号（sar_out），根据预设阈值（cg_thr）决定ɸmode。
    

2. 系统架构与时序

• 芯片架构（图2）：
  
  • 像素阵列（512×320分辨率）外围集成DRAM控制模块和CG选择逻辑模块。
    
  • 时序控制（图4）：采用滚动快门（rolling shutter）方案，每帧开始时默认HCG模式，通过预读取（pre-readout）确定各像素最佳CG模式，随后刷新DRAM并输出数据。
    
• 数据转换：列并行单斜率ADC（SS-ADC）将模拟信号转换为数字信号，供片外处理。
  

3. 实验验证

• 原型芯片：采用0.35μm CIS工艺制造（图5），测试内容包括：
  
  • 光电转换曲线与信噪比（SNR）（图6）：HCG模式动态范围为63dB，结合LCG后扩展至90.5dB，且HCG-LCG过渡点无SNR下降。
    
  • 功耗测试（图10）：在60fps下，自适应DCG-HDR功耗为97.6mW，较传统DCG-HDR降低38%。
    
  • 成像对比（图8 vs. 图9）：传统DCG需双读取+ISP融合，而自适应方案通过单帧读取实现像素级HDR，显著减少计算负载。
    

四、主要结果与逻辑链条

1. 动态范围提升：通过HCG与LCG的像素级自适应切换，动态范围达90.5dB，且无SNR损失（图6）。
   
2. 功耗优化：单帧读取机制使功耗降至9.9nJ/帧·像素（表2），优于同类设计。
   
3. 成像效率：避免传统HDR的图像融合步骤，直接输出单帧HDR图像（图9），适用于实时视频拍摄。
   逻辑关系：像素级CG调制→单帧自适应HDR→降低功耗与计算复杂度→验证原型性能→证明技术可行性。
   

五、研究结论与价值

科学价值：
- 提出首个像素级自适应DCG-HDR方案，解决了传统DCG的帧率与功耗问题。
- 通过片上DRAM存储与逻辑控制，实现实时CG模式切换，为CIS设计提供新思路。
应用价值：
- 适用于移动端摄像头，满足高帧率（60fps）、低功耗（<100mW）的HDR需求。
- 单帧HDR成像可减少ISP计算负担，提升系统能效。

六、研究亮点

1. 创新性方法：首次将像素级DRAM存储与SAR逻辑控制结合，实现动态CG调制。
   
2. 性能优势：在60fps下实现90.5dB动态范围，功耗降低38%，无SNR损失。
   
3. 工程落地性：原型芯片采用成熟工艺（0.35μm），便于产业化应用。
   

七、其他有价值内容

• 用户自定义功能：通过cg_set和cg_thr信号，可手动指定像素CG模式，增强灵活性。
  
• 扩展潜力：该架构可进一步集成其他HDR技术（如多曝光），提升动态范围上限。
  

（报告字数：约1500字）