基于Mealy有限状态机的控制系统故障检测结构模型研究

作者及机构
本研究的作者为Valery Salauyou，来自波兰比亚韦斯托克理工大学（Bialystok University of Technology）。研究发表于期刊《Radioelectronic and Computer Systems》2023年第3期，DOI编号为10.32620/reks.2023.3.14。

学术背景
本研究属于信息安全和功能安全领域，聚焦于无人飞行器（UAV）控制系统的可靠性问题。传统控制系统的数学模型通常采用有限状态机（Finite State Machine, FSM），而电磁脉冲（Electromagnetic Pulse, EMP）或激光束等外部干扰可能导致FSM的多重故障，进而威胁控制对象的稳定性。现有研究多针对单粒子翻转（Single Event Upset, SEU）设计容错机制，但EMP的长期性、全局性和多故障特性要求新的检测方法。因此，本研究旨在开发一种Mealy型FSM的结构模型，用于检测EMP引发的多重故障，并防止其对控制对象的负面影响。

研究流程与方法
1. 问题定义与模型构建
- 研究目标：开发能够检测以下故障的结构模型：
- 无效输入向量（针对全局或各状态）；
- 无效输出向量（针对全局、状态或转移过程）；
- 当前状态或下一状态的无效编码；
- 状态间的非法转移。
- 故障原因分析：包括逻辑电路（φ和ψ）失效、寄存器（R）故障、反馈电路中断等。

1. 结构模型设计

   • 基础模型：基于传统Mealy FSM结构（图1），包含输入向量（X）、输出向量（Y）、状态寄存器（R）、下一状态逻辑（φ）和输出逻辑（ψ）。
     
   • 扩展模型：引入8种组合电路（如TVI、VI、VTO等），分别检测特定故障（图4-5）。例如：
     
     • TVI结构：验证全局输入向量的有效性；
       
     • VT结构：检测非法状态转移。
       
   • 组合模型：将多个检测逻辑整合为VITTO（图6）和V_ALL（图7），以最小化硬件开销。
     

2. 实验验证

   • 实验设计：以4状态、3输入/输出的Mealy FSM为例（图3），通过Verilog HDL实现11种结构模型（如tvi_fsm、vto_fsm等）。
     
   • 性能评估：在Intel Cyclone 10 LP FPGA上合成，对比面积开销（LUT数量）和运行频率。
     
   • 基准测试：使用MCNC标准FSM库验证模型的普适性，分析不同状态编码（One-hot与二进制）对资源占用的影响。
     

主要结果
1. 故障检测能力：所有结构模型均能有效识别目标故障。例如，VTO结构可检测所有可能的故障类型（表4），而VT结构还能捕捉非法状态转移（图2）。
2. 硬件开销：
- One-hot编码下，面积开销平均为3%-23%（如VTO结构增加30%）；
- 二进制编码下，开销降至2%-8%（表5-7）。
3. 性能影响：多数模型提升运行频率（如VO结构提高24%），但组合模型（如V_ALL）因复杂度增加导致性能下降7%。

结论与价值
1. 科学价值：
- 首次针对EMP（非辐射）引发的FSM多重故障提出系统化检测方案；
- 突破了传统SEU防护方法的局限性，支持对输入、逻辑电路和反馈路径的全方位监控。
2. 应用价值：
- 可集成至FPGA或ASIC，适用于UAV等高可靠性控制系统；
- 通过阻止故障传播（如冻结状态寄存器）保障控制对象安全。

研究亮点
1. 创新性：
- 提出“检测-防护”一体化设计，结合诊断信号（如tvi、vt）动态控制时钟使能（CE）；
- 开发最小化硬件冗余的组合模型（VITTO仅需57%额外面积）。
2. 普适性：模型独立于具体硬件平台，兼容FPGA和ASIC实现。

未来方向
作者指出，下一步将研究故障纠正（而非仅检测）的结构模型，以进一步提升系统容错能力。

其他要点
- 实验数据公开：附录A提供了所有Verilog HDL代码，支持结果复现；
- 跨学科意义：研究成果可扩展至航天电子、工业自动化等EMP敏感领域。

（注：术语翻译说明：Finite State Machine, FSM=有限状态机；Electromagnetic Pulse, EMP=电磁脉冲；Single Event Upset, SEU=单粒子翻转；Look-Up Table, LUT=查找表）