针对5V应用的SCR基ESD保护器件研究：一种引入额外金属放电路径的新结构
一、 主要作者、机构及发表信息 本研究由来自韩国Dankook University（檀国大学）的Dong-Hyeon Kim， Jae-Yoon Oh， Min-Seo Kim， Cheon-Hoo Jeon， Jung-Won Kang和通讯作者Yong-Seo Koo*共同完成。研究成果以论文形式发表于《journal of semiconductor technology and science》2026年2月刊（第26卷第1期）。论文标题为“SCR-Based ESD Protection Device with an Added Metal Discharge Path for 5-V Applications”。
二、 研究背景与目的 本研究属于半导体集成电路可靠性设计领域，具体聚焦于静电放电（Electrostatic Discharge， ESD）防护电路的设计与优化。随着半导体工艺不断微缩和高集成度技术的发展，器件尺寸持续缩小，导致其对ESD事件愈发敏感。据统计，超过10%的集成电路（IC）失效可归因于ESD事件，因此设计高效可靠的ESD防护电路至关重要。
当前主流的ESD保护器件包括栅极接地NMOS（Gate-Grounded NMOS， GGNMOS）、晶闸管（Silicon Controlled Rectifier， SCR）和低电压触发晶闸管（Low-Voltage Trigger SCR， LVTSCR）。GGNMOS工艺兼容性好但单器件电流驱动能力较弱，常需采用多指状结构来提升性能。SCR利用内部寄生双极结型晶体管（Bipolar Junction Transistor， BJT）的正反馈机制，在单一器件上展现出优异的电流驱动能力和鲁棒性（即更高的二次击穿电流It2）。然而，传统SCR存在触发电压过高、维持电压过低两大核心问题。过高的触发电压可能无法在ESD事件早期及时开启保护电路，而过低的维持电压（通常在3V左右）则容易在电路正常工作时（例如5V供电）诱发闩锁效应，反而损害电路本身。LVTSCR通过在高掺杂N+区与P阱之间引入雪崩击穿，有效降低了触发电压，但其维持电压仍然偏低，未能根本解决闩锁风险。
因此，本研究旨在设计一种新型的ESD保护器件结构。其主要目标是在保留LVTSCR低触发电压优点的同时，显著提高其维持电压，使其能够安全、可靠地应用于工作电压为5V的集成电路中，避免因维持电压过低而引发的闩锁问题。
三、 研究详细工作流程与方法 本研究采用了从器件物理机制仿真验证到实际流片测试验证的完整研究流程，具体可分为以下几个步骤：
步骤一：提出新型器件结构并分析工作原理。 研究者首先基于对传统SCR和LVTSCR工作原理的分析，提出了一种新型ESD保护器件结构。该结构在LVTSCR的基础上，进行了两处关键改进： 1. 引入高掺杂P+区以降低触发电压：在两个阱区（N阱和P阱）之间，不仅像LVTSCR一样引入高掺杂N+区，还额外引入了高掺杂P+区。这种设计利用高掺杂区与阱之间更低的雪崩击穿电压，进一步促进器件在较低电压下触发。 2. 引入额外金属放电路径以提高维持电压：这是本研究的核心创新点。在P阱上方，通过金属路径直接与阴极相连，构建了一条并行的电流泄放通道。当ESD事件发生时，雪崩击穿产生的空穴一部分会流向P阱（传统路径），另一部分则会通过这条新增的金属路径直接流走。这种分流效应削弱了流向P阱的空穴电流，从而降低了寄生NPN和PNP BJT之间正反馈回路的环路增益，最终导致器件的维持电压升高。
步骤二：利用TCAD仿真软件验证器件工作原理。 为了在物理层面验证上述设计理念的可行性，研究团队使用Synopsys公司的TCAD（Technology Computer Aided Design）仿真工具（具体为TSUPREM-4和MEDICI）对SCR、LVTSCR及所提出的新型器件进行了二维结构建模和电学特性仿真。所有器件宽度设定为1微米，长度分别为：SCR和LVTSCR为13微米，新型器件为17微米。离子注入条件也进行了详细设置，例如高掺杂N型和P型区注入剂量≥3×10¹⁵ cm⁻²，阱区注入剂量≥8×10¹² cm⁻²。 1. 碰撞电离仿真：在阳极施加从0.1V到30V的扫描电压，仿真结果显示，SCR的雪崩击穿发生在两个阱之间；LVTSCR发生在N+区与P阱之间，电压更低；而新型器件则发生在N阱与新增的P+区之间，验证了低触发电压的设计。 2. 总电流流线仿真：在相同偏置条件下，仿真结果清晰地显示了各器件的电流泄放路径。特别是对于新型器件，可以观察到部分电流确实流经了新增的金属路径，直观证明了该分流机制的存在。
步骤三：基于标准工艺进行版图设计与流片。 在仿真验证的基础上，研究团队将新型器件（以及作为对比的SCR和LVTSCR）的版图设计实现，并采用0.18微米BCD（Bipolar-CMOS-DMOS）工艺进行实际制造。所有器件均基于高掺杂注入条件，设计宽度为100微米。器件面积分别为：SCR为2448 µm²， LVTSCR为2652 µm²，新型器件为3928 µm²。
步骤四：利用传输线脉冲系统进行电气特性测试。 为了评估实际器件的性能，研究使用传输线脉冲（Transmission Line Pulse， TLP）测试系统测量了三种器件的I-V特性曲线。TLP是评估ESD保护器件性能（如触发电压Vt1、维持电压Vh、导通电阻Ron、二次击穿电流It2）的标准测试方法。
步骤五：优化设计以提升电流驱动能力。 初始测试结果显示，新型器件虽然提高了维持电压，但由于分流降低了正反馈增益，其导通电阻Ron增大，电流驱动能力下降，导致It2值降低。为解决此问题，研究者提出了第一种优化方案：在阳极侧额外添加一个寄生PNP BJT放电路径。具体做法是在阳极附近增加高掺杂P+区和P阱，形成一个额外的PNP晶体管。当ESD事件发生时，这个新增的PNP BJT也会开启并提供一条额外的电流泄放通道，从而在保持较高维持电压的同时，提升整体电流驱动能力。此设计版图面积为4683 µm²。
步骤六：研究关键设计参数对电学特性的影响。 为了进一步探索和优化器件性能，研究者引入了第二种优化方案并定义了一个关键设计参数D1。该方案在寄生PNP BJT的基区路径上增加了一个高掺杂N+浮空区。参数D1定义为该N+浮空区的长度。研究者制造了D1长度分别为1微米、3微米、5微米和7微米的多个器件变体。其理论是：更长的D1会延长寄生PNP BJT的有效基区宽度，并且高掺杂N+区会减缓载流子复合速率，从而降低该PNP BJT的电流增益β和环路增益，最终有望进一步提高维持电压。研究者同样对这些变体器件进行了TLP测试，以量化D1长度对维持电压的影响。
四、 主要研究结果 1. 基准器件性能对比： TLP测量结果表明，所提出的新型ESD保护器件成功实现了设计目标。 * 触发电压：SCR为20V， LVTSCR为14.22V， 新型器件为14.47V。新型器件的触发电压比SCR降低了超过6V， 与LVTSCR相当，证明了引入高掺杂P+区对降低触发电压的有效性。 * 维持电压：SCR为3.27V， LVTSCR为3.56V， 新型器件显著提高至6.11V。这一维持电压值已高于典型的5V供电电压， 意味着器件在正常5V工作状态下不会意外闩锁， 验证了额外金属路径分流效应提高维持电压机制的有效性。 * 缺点：新型器件的导通电阻Ron为1.83 Ω，高于SCR的0.81 Ω和LVTSCR的1.11 Ω。相应地，其二次击穿电流It2为8.0A， 低于SCR和LVTSCR的9.5A以上。这证实了提高维持电压与降低正反馈增益之间的权衡关系。
2. 电流驱动能力优化结果： 在阳极增加额外PNP BJT路径后，器件的性能得到改善。 * 维持电压：从6.11V略微降至5.75V，但仍远高于传统SCR/LVTSCR。 * 导通电阻：从1.83 Ω显著降低至1.25 Ω。 * 二次击穿电流：It2恢复到>9.5A，表明电流驱动能力和鲁棒性得到有效提升。 此结果证明，通过引入额外的寄生BJT路径，可以弥补因提高维持电压而损失的电流驱动能力。但代价是器件面积从3928 µm²增加到4683 µm²。
3. 设计参数D1的影响结果： TLP测试结果显示，随着设计参数D1长度的增加，器件的维持电压呈现单调上升趋势。 * D1 = 1 µm: Vh = 6.11V * D1 = 3 µm: Vh = 7.3V * D1 = 5 µm: Vh = 8.22V * D1 = 7 µm: Vh = 9.7V 这一系列数据有力地支持了研究者的理论：延长D1可以降低寄生PNP BJT的增益，从而直接、有效地提高维持电压。同时，触发电压在整个变化范围内保持稳定（约14.2V-14.7V）。这表明D1是调整和优化器件维持电压的一个关键且有效的设计“旋钮”，为设计者提供了根据具体应用需求（例如，适应更高的供电电压或留有更宽的安全裕量）定制器件特性的手段。
五、 研究结论与价值 本研究成功提出并验证了一种适用于5V集成电路的新型SCR基ESD保护器件。该器件通过在LVTSCR结构中引入高掺杂P+区降低触发电压，并通过创新性地增加一条金属放电路径分流空穴电流，有效提高了维持电压，解决了传统SCR器件在5V应用中因维持电压过低而存在的闩锁风险。同时，针对该结构导致的电流能力下降问题，研究者提出了两种有效的优化方案：一是增加阳极侧PNP BJT以提升电流驱动能力；二是通过调节N+浮空区长度（参数D1）来灵活调控维持电压。最终，研究者获得了一种触发电压约为14.5V、维持电压可在5.75V至9.7V范围内调节、且具有良好电流鲁棒性（It2 > 9.5A）的ESD保护器件。
本研究的科学价值在于深入揭示了通过调控寄生BJT正反馈环路增益来精确控制SCR类ESD器件维持电压的物理机制，并提出了一种切实可行的实现方法（金属路径分流）。其应用价值在于为5V乃至更高工作电压的模拟、电源管理或BCD工艺集成电路提供了一种高可靠性、可灵活设计的片上ESD保护解决方案。研究中的设计思路和优化方法对后续高性能ESD保护器件的开发具有重要的指导意义。
六、 研究亮点 1. 结构创新性：提出了在SCR/LVTSCR中引入额外金属放电路径这一新颖结构，该路径通过分流雪崩击穿产生的空穴，直接、有效地降低了正反馈环路增益，从而成为提高维持电压的关键。 2. 性能突破：在保持与LVTSCR相当的低触发电压（约14.5V）的同时，将维持电压从传统的约3.5V大幅提升至6.11V以上，使其能够安全应用于5V供电系统。 3. 系统化优化策略：不仅提出了核心结构，还系统性地提出了解决新结构所衍生问题（电流能力下降）的优化方案，并探索了关键设计参数（D1）对性能的调控作用，形成了一个完整的设计-优化-调控闭环。 4. 方法全面性：研究工作流程严谨，结合了先进的TCAD器件仿真、标准工艺流片制造以及精确的TLP测试表征，从理论到实践全面验证了器件的性能和设计理念的正确性。
七、 其他有价值内容 论文还提到了该研究获得的多项韩国国家级研发项目支持，包括韩国贸易、工业和能源部以及国家研究基金会的资助，表明此项研究具有明确的产业应用背景和国家战略需求。此外，文中对GGNMOS、SCR和LVTSCR等传统器件工作原理和优缺点进行了清晰、扼要的回顾，为读者理解本研究的创新点和必要性提供了良好的背景知识铺垫。