本文由Yan Liu、Lili Lang、Yongwei Chang、Yi Shan、Xiaojie Chen以及Yemin Dong等研究人员撰写，作者所属机构为Shanghai Institute of Microsystem and Information Technology, Chinese Academy of Sciences。该文章发表于2021年2月的《IEEE Transactions on Electron Devices》期刊，卷号为68，第2期。文章的研究主题为探讨多纳米级MOSFET（金属氧化物半导体场效应晶体管）在深低温环境下的特性。
研究的学术领域为低温物理与器件工程，特别是Cryogenic CMOS（低温CMOS）技术。这一技术领域在深空探测、尖端军事设备、超导/量子计算甚至民用电子设备中具有广泛的潜力。低温条件下，CMOS晶体管展示出卓越的可靠性，如驾驶能力、热噪声性能、漏电流表现以及开关速度等。然而，在极端条件下准确预测小尺寸CMOS晶体管的表现仍面临着挑战，现有的商用模型难以完全适配深低温环境。这一研究意在填补深低温领域的理论和建模空白，并旨在为超低温环境下集成电路的设计提供基础数据与参考模型。
研究的主要目标是系统地研究基于55 nm硅体工艺的多纳米级MOSFET器件在深低温环境下的直流性能，尤其是深入探讨这些MOSFET的内部物理机制，以及在不同温度和结构几何下的特性变化。
作者采用商用55 nm硅体CMOS工艺制造了不同尺寸的NMOSFET和PMOSFET器件，通道长度（L）范围从0.06 μm到10 μm，宽度（W）从0.18 μm到10 μm。器件分为标准阈值电压（SVT）和低阈值电压（LVT）两类。测试使用了Janis ST-500低温探针台（温度范围4.2 K到300 K）以及Keysight B1500A参数分析仪。为了获得超低温状态下的驱动特性，作者重点研究了两类W/L=0.6 μm/60 nm的器件，并通过稀释制冷机将温度降至100 mK。
作者测量了LVT晶体管在300 K至10 K温度范围内的饱和漏电流（IDSAT），发现随着温度降低，IDSAT显著增加；10 K以下的增益趋于饱和。这表明MOSFET器件的性能在超低温环境下趋于稳定。此外，IDSAT增益与通道长度强相关，而宽度的影响较弱。
将研究重点放在典型LVT晶体管（W/L=0.6 μm/60 nm）在低温下的直流特性，系统分析了阈值电压（VT）增加、导通电流（ION）增强、漏电流（IOFF）减小、亚阈值摆幅（SS）变陡、以及漏源诱导势垒降低（DIBL效果）等现象。作者利用半导体能带理论和方程推导，详细解释了物理机制，例如： 1. 低温环境下，能带带隙（Eg）增加导致更高的VT； 2. 低温阻止了杂质散射和声子散射，大幅提升了电子迁移率（μ0），进而提高了ION； 3. 漏电流减少了三个数量级，主要归因于声子散射减少以及带间隧穿过程（BTBT）的减弱。
为了进一步研究迁移率提升的根本原因，作者提取了总电阻和通道电阻的温度依赖变量，分析了迁移率的提升主要来源于声子散射的显著减少，并在某些短通道情况下发现速度饱和效应显著。
实验显示，短通道器件在低温下的SS显著改善，300 K下的90 mV/dec降至4.2 K下的28 mV/dec，表明短通道效应在低温环境下被缓解。然而，DIBL在低温下略有恶化，这与温度降低导致的耗尽宽度（WD）增加有关。
该研究系统性探讨了多纳米级MOSFET在深低温环境下的器件物理特性，为深低温CMOS电路设计提供理论依据。尤其在超导逻辑电路和量子计算领域，本文的研究结果具有重大意义，不仅解释了MOSFET器件在超低温环境下的性能变化，还为新型超低温半导体器件的开发提供了基础数据支持。