针对碳化硅功率集成电路的新型LDMOS-SCR ESD保护器件设计学术研究报告
本文旨在向广大研究人员介绍一项发表于2025年IEEE国际固态照明与宽禁带半导体论坛（International Forum on Solid State Lighting & 11th International Forum on Wide Bandgap Semiconductors, SSLChina: IFWS）的原创性研究成果。该研究论文标题为《Design of a Novel LDMOS-SCR ESD Protection Device for SiC Power Integrated Circuits》。以下将从多个维度对该研究进行详细阐述。
一、 研究团队与发表信息
本研究的主要作者包括王亚新（Yaxin Wang）、杨远（Yuan Yang）、夏赟（Yun Xia）、陈刚（Gang Chen，通讯作者）、王曦（Xi Wang）、万玉玺（Yuxi Wan）、张道华（Daohua Zhang）和杨兆年（Zhaonian Yang）。作者单位主要来自两个机构：深圳平湖实验室（Shenzhen Pinghu Laboratory）和西安理工大学电子工程系（Department of Electronic Engineering, Xi’an University of Technology）。该论文于2025年在IEEE主办的SSLChina: IFWS会议上发表，并被收录于会议论文集中（DOI: 10.1109/SSLChinaIFWS69008.2025.11314878）。
二、 学术背景与研究目标
本研究隶属于功率半导体器件与集成电路领域，具体聚焦于宽禁带半导体，特别是4H-碳化硅（4H-SiC）功率集成电路（Power Integrated Circuits, ICs）的片上静电放电（Electrostatic Discharge, ESD）保护技术。
研究背景： 随着电力电子系统向高可靠性、高效率和高功率密度方向发展，以4H-SiC为代表的宽禁带半导体器件因其优异的耐高温、高击穿电压和恶劣环境工作能力而备受关注。然而，在SiC功率集成电路中实现有效的片上ESD保护仍是一个重大挑战。传统的硅控整流器（Silicon-Controlled Rectifier, SCR）虽然具有优越的面积效率和电流泄放能力，但其固有的严重回滞（Snapback）现象——即触发电压（Vt1）与维持电压（Vh）之间存在巨大落差——会损害器件的鲁棒性，可能导致器件在高电流应力下失效或引发闩锁（Latch-up）风险，限制了其在高压高可靠性系统中的实际应用。
研究目标： 为了解决上述问题，并满足SiC功率集成电路对ESD保护电压窗口（即触发电压需高于电路正常工作电压以防误触发，维持电压需足够高以防止闩锁）的严格要求，本研究提出并设计了一种新型的横向双扩散金属氧化物半导体-硅控整流器（Lateral Double-diffused MOSFET - SCR, LDMOS-SCR）ESD保护器件。其核心目标是通过结构创新，在保持SCR高电流处理能力的同时，显著抑制回滞效应，提高维持电压，从而拓宽ESD设计的安全工作窗口，为SiC功率IC提供一种紧凑、高效且可靠的片上ESD保护解决方案。
三、 详细研究流程与方法
本研究主要包含三个核心研究步骤：新型器件结构设计与机理分析、基于TCAD（Technology Computer Aided Design）的器件仿真与性能评估、以及关键设计变量的优化分析。研究的主要对象是不同结构的LDMOS-SCR器件，包括传统结构和两种改进结构（文中称为“Device A”和“Device B”）。研究未涉及实际流片，而是通过系统的数值仿真来验证设计理念。
步骤一：器件结构设计与工作机理阐述 首先，研究团队基于一种专有的、无深N阱（Deep N-well）的SiC集成电路工艺平台进行设计。该平台使用N-top区域进行电场调制，并在其中嵌入P-top结构。 1. 传统结构分析： 论文图1(a)展示了传统LDMOS-SCR的结构。它采用经典的PNPN四层横向导电结构，阳极包含相邻的N+和重掺杂P+扩散区，阴极包含相邻的N+和P+扩散区。该器件集成了两条并联导电路径：一条是负责高电流泄放的横向SCR路径（阳极P+/N-epi/P-well/阴极N+），另一条是LDMOS路径（阳极/沟道/P-well），后者通过提供初始触发电流来有效降低整体触发电压。 2. 新型结构提出（Device A）： 针对高压ESD保护需求，提出了关键的结构优化方案，如图1(b)所示。其核心改进是将阳极的重掺杂P+扩散区替换为轻掺杂的P-top层。这一改动旨在精确控制寄生双极晶体管的电流增益和载流子传输特性，从而调控触发电压（Vt1）和维持电压（Vh）。 3. 工作机理详解： 当正ESD应力施加于阳极时，器件工作过程如下： * 关断状态： N-epi/P-well结反偏，承受大部分电压，器件呈高阻态。 * 触发阶段： 随着阳极电压升高，LDMOS的栅源电压达到阈值，形成反型沟道，提供额外的电流路径。同时，反偏的N-epi/P-well结发生雪崩击穿，产生大量电子-空穴对。空穴流向阳极P+区，为横向PNP晶体管提供基极电流；电子流向阴极N+区，为纵向NPN晶体管提供基极电流。LDMOS沟道电流注入空穴到P-well，加速NPN晶体管开启。当满足雪崩倍增因子（M）与PNP、NPN晶体管共基极电流增益（α）之和的乘积M(α_PNP + α_NPN) ≥ 1时，器件迅速进入低阻闩锁状态，电压骤降至维持电压Vh。 * 维持状态： 在改进结构中，轻掺杂的P-top作为PNP管的发射极，其空穴注入效率比重掺杂P+低，导致α_PNP显著降低。为了维持闩锁状态的正反馈，需要更高的阳极-阴极电压来为PNP管提供足够的基极驱动，从而实现了更高的维持电压Vh，有效抑制了回滞。
步骤二：TCAD仿真与电学特性评估 为了系统评估所提出ESD保护器件的电学特性，研究进行了二维TCAD仿真。 1. 仿真模型与条件： 考虑到ESD事件中的高电场和高温瞬态条件，建立了全面的多物理场仿真框架。采用的物理模型包括：高场速度饱和模型、碰撞电离（雪崩）模型、热力学热流和热电极模型、俄歇复合模型以及载流子散射模型。瞬态激励采用与人体模型（Human Body Model, HBM）应力曲线一致的传输线脉冲（Transmission Line Pulse, TLP）参数，上升时间10 ns，脉冲宽度100 ns。通过施加一系列幅度渐增的TLP电压脉冲，记录器件在不同应力水平下的电流-电压响应，构建完整的TLP I-V特性曲线。 2. 仿真对象与对比： 对传统LDMOS-SCR结构和提出的改进结构（Device A）进行了仿真对比。 3. 仿真结果分析（对应图3）： 仿真结果显示，传统结构具有较高的触发电压（38V）和极低的维持电压（4V），ESD设计窗口狭窄。而提出的Device A结构，在将触发电压显著降低至62V的同时，将维持电压大幅提升至54V，有效拓宽了安全工作区并增强了抗闩锁能力。这验证了通过阳极轻掺杂P-top优化电流增益来调控电压特性的有效性。
步骤三：结构进一步优化与设计变量分析（Device B） 在Device A的基础上，研究进一步探索了更优的触发电压与维持电压组合，以扩展安全工作区并增强闩锁电阻。 1. 结构再优化（Device B）： 如图4所示，将阳极的单重掺杂P+区替换为由P+和轻掺杂P-top组成的复合结构。这一设计旨在进一步降低寄生PNP晶体管的注入效率和电流增益，从而在不牺牲ESD泄放能力的前提下，实现对触发电压的可控优化和维持电压的显著提升。 2. 设计变量影响研究： * 变量L_gap（P-top与P-well间距）： 如图6所示，通过改变L_gap（从1.0 μm到3.0 μm），研究了其对器件特性的影响。结果表明，随着L_gap增大，维持电压从11.9V增加到14.4V，而触发电压则从16.7V略微下降到15.9V。 * 变量L_n（N-top区长度？注：原文对L_n定义稍显模糊，推测为N-top或相关区域尺寸）： 如图7所示，当L_n从7μm减小到3μm时，触发电压可在30V至36V之间调节，维持电压可在4.01V至20V之间调节。分析指出，维持电压Vh是通过平衡雪崩倍增因子M和双极晶体管共射极电流增益β（β_PNP + β_NPN）来实现的。β越大，所需维持闩锁的M越小，Vh越低；反之则Vh越高。通过优化设计变量L_n，可以调整NPN晶体管的发射极效率，进而有效提高维持电压。
四、 主要研究结果及其逻辑关联
本研究通过上述流程，获得了一系列关键结果： 1. 机理验证结果： TCAD仿真的矢量电流密度分布图（图2）直观展示了所提出器件在触发前、触发点和完全开启三个阶段的电流路径与传导机制，从物理上印证了其工作机理。 2. 性能提升的直接证据： TLP I-V特性曲线对比（图3）是本研究最核心的结果之一。它定量地证明了新型Device A结构相较于传统结构，在触发电压和维持电压方面取得了理想的折衷，实现了“高维持电压、适度触发电压”的目标，显著抑制了严重的回滞现象（传统结构回滞电压高达34V，而改进结构的目标是减小此差值）。 3. 优化潜力的揭示： 对Device B结构的设计变量研究结果（图6，图7）表明，通过调整关键布局参数（如L_gap, L_n），可以对器件的触发电压和维持电压进行精细的、一定范围内的独立或关联调控。这为器件设计者提供了宝贵的自由度，使其能够根据特定SiC集成电路的电压等级要求，定制化地优化ESD保护器件的特性，以满足不同的ESD设计窗口。 4. 逻辑关系： 首先，基于对传统SCR回滞问题根源（电流增益过高导致Vh过低）的理论分析，提出了通过改变阳极掺杂来调节PNP管增益的基本思路（步骤一）。接着，通过TCAD仿真（步骤二）验证了该思路的有效性，获得了Device A的优化性能数据。然后，为了寻求更佳的电压组合和探索设计规律，进一步提出了Device B结构，并通过变量仿真（步骤三）揭示了器件几何参数与电学性能之间的内在联系，将研究从“实现一种改进结构”推向“掌握一种设计方法”。这些结果层层递进，共同支撑了研究的最终结论。
五、 研究结论与价值
本研究成功设计了一种适用于SiC功率集成电路的新型LDMOS-SCR ESD保护器件。通过采用轻掺杂P-top层（Device A）或P+/P-top复合结构（Device B）替代传统的阳极重掺杂P+区，有效降低了寄生PNP晶体管的电流增益，从而显著提高了器件的维持电压（仿真中Device A达到54V，Device B可通过设计达到20V），同时将触发电压控制在合理范围（仿真中Device A为62V，Device B可调至35V左右），实现了对严重回滞效应的有效抑制。传输线脉冲（TLP）仿真表明，该结构具有较低的回滞电压（约15V），完全满足高压SiC集成电路的ESD设计窗口要求。
科学价值与应用价值： * 科学价值： 本研究深入揭示了SiC基LDMOS-SCR器件中，阳极区掺杂工程对寄生双极晶体管增益及器件整体回滞特性的调控机理，为宽禁带半导体ESD器件的设计提供了重要的理论依据和设计思路。 * 应用价值： 所提出的器件结构与专有的SiC IC工艺完全兼容，提供了一种紧凑、高效且可靠的片上ESD保护解决方案。它能够有效提升SiC功率集成电路在面临ESD冲击时的可靠性和鲁棒性，对于推动SiC技术在电动汽车、可再生能源转换、航空航天等高可靠性领域的应用具有重要意义。
六、 研究亮点
七、 其他有价值内容
论文在引言部分对SiC ESD保护领域的现有研究进行了简要回顾，例如提到了Koo等人通过引入额外N-drift区和分段拓扑来提高4H-SiC SCR维持电压的工作（达到169V），但其触发电压高达433V，回滞电压仍有264V。这为本研究工作的必要性和创新性提供了背景支撑和对比基准。此外，论文中关于通过调节L_gap和L_n等布局参数来精细调控器件特性的分析，为实际芯片设计中的性能微调提供了具体的指导，具有很高的工程参考价值。