本文档的作者为Nicholas G. Franconi, Alan D. George（来自匹兹堡大学NSF空间、高性能及弹性计算中心），以及Alessandro D. Geist, Dennis Albajies（来自NASA戈达德太空飞行中心科学数据处理器分部与飞行数据系统及辐射效应分部）。该论文发表于2021年的IEEE空间计算会议（SCC），会议论文集由IEEE出版。
本文是一篇关于高性能航天计算系统信号与电源完整性设计方法论的学术研究论文。随着航天系统计算能力的飞跃，特别是抗辐射现场可编程门阵列（FPGA）和处理器性能的数量级提升，信号完整性（SI）和电源完整性（PI）分析与印刷电路板（PCB）设计的结合变得至关重要。然而，在高性能处理器设计中，电磁干扰（EMI）、PCB叠层、信号完整性、电压调节模块（VRM）设计和电源分配网络（PDN）等参数常常被忽视或优先级较低。同时，小卫星（smallsats）和立方星（cubesats）所要求的更小PCB尺寸带来了额外的挑战。因此，本研究提出了一种针对高性能航天计算系统的硬件设计与分析方法论，强调采用整体设计方法并关注PDN可靠性。该设计方法论在NASA戈达德太空飞行中心开发的基于FPGA的星载科学数据处理系统SpaceCube v3.0 mini上得到了应用和验证。
论文主要观点阐述
一、 航天计算硬件设计面临的新挑战与可靠性问题 论文首先阐述了当前航天计算硬件设计背景下的深刻矛盾与挑战。一方面，任务需求（如自主运行、机器学习、实时数据处理）推动着对高性能处理能力（例如多核处理、高吞吐量传感器数据处理）的迫切需求，这促使设计者采用性能更高但通常仅为“辐射耐受”（radiation-tolerant）而非完全“辐射硬化”（rad-hard）的FPGA、处理器和片上系统（SoC）设备。另一方面，航天任务固有的严苛环境（辐射、温度）和高可靠性要求，与商业器件的高性能、小尺寸、低电压、大电流瞬态特性产生了冲突。特别是，为了利用更频繁的小型卫星发射机会，PCB尺寸从传统的6U缩小到3U甚至1U，这极大地限制了布局空间，同时增加了组件密度、散热和电源分配网络的复杂性。
论文引用NASA戈达德太空飞行中心安全与任务保证（SMA）部门2005年至2017年的故障数据（图3），有力地支撑了可靠性问题的严重性。数据显示，集成电路故障占所有记录的故障的53%，而电容器和电源系统合计占故障的40%。这突显了在复杂PDN设计中，电容器选型、布局和组装工艺对系统可靠性的决定性影响。多层陶瓷电容器（MLCC）对热机械应力敏感，而手工焊接、组装或返工过程中的问题可能导致近五分之一的故障。这些数据表明，仅依靠元器件筛选不足以保证系统可靠性，必须从设计源头，即PCB和PDN设计阶段，就采用系统性的、基于分析的方法来预防问题。
二、 航天级电容器的局限性及其对PDN设计的深远影响 论文深入探讨了空间与高可靠性（high-rel）电容器的性能限制，这是传统商用设计方法在航天领域失效的关键原因之一。作者通过对比表I中的数据，清晰展示了航天级电容器与汽车级电容器在容值上的巨大差距。例如，对于0402封装的MLCC，航天级最大容值仅为0.1µF，而汽车级可达0.47µF，相差近4倍；对于1210封装，差距甚至达到10倍（2.7µF vs. 22µF）。钽电容也存在类似问题，航天级电容的等效串联电阻（ESR）远高于商用级。
这一差距直接导致了严峻的设计挑战：为了满足现代处理器低至毫欧级的目标阻抗（Target Impedance）要求，使用航天级电容器需要多得多的数量来提供等效的旁路性能。论文以Xilinx Kintex UltraScale FPGA为例指出，其辐射耐受版本（CGA封装）的推荐去耦电容数量比商用版本（BGA封装）多出约110个。在1U/3U板卡的有限面积内，这严重挤占了其他功能所需的布局空间，迫使设计者在性能、可靠性和成本之间做出艰难权衡。因此，电容器的选择不再是简单的参数替换，而是直接影响系统架构、布局可行性和最终任务能力的关键设计决策。
三、 提出一种结合辐射效应的混合目标阻抗设计方法 针对传统目标阻抗公式在航天应用中的不足，论文提出了一种创新的、结合了辐射效应的“混合目标阻抗”计算方法。传统的目标阻抗公式（公式3）仅考虑了处理器核心电压容差（tol_core）和VRM的直流精度（tol_dc）。然而，航天环境中的温度变化、负载/线缆调节，尤其是辐射效应，会显著影响电压调节器的实际输出精度。
作者提出的新公式（公式4）将目标阻抗分解为： Z_target = V_core * [tol_core - tol_load - tol_temp - tol_tid] / (I_core * %step_load) 其中新增了tol_load（负载调节）、tol_temp（温度影响）和tol_tid（总电离剂量效应）等容差项。这种“降额”（de-rated）方法的核心思想是，基于任务特定的轨道辐射环境（如总电离剂量TID）和预期的工作温度范围，来更精确地计算实际可用的电压容差余量，从而得出一个更符合任务真实需求、而非纯粹最坏情况下的目标阻抗。
论文通过一个示例（表II）说明了该方法的价值：比较两个VRM，在最坏情况分析下，VRM2的目标阻抗（8 mΩ）比VRM1（4 mΩ）宽松，看似需要更少的去耦电容。然而，当纳入具体的轨道辐射（25 krad）和温度范围（-25°C 至 85°C）数据后，计算出的实际目标阻抗变为9.6 mΩ。这意味着按照传统最坏情况设计可能会过度设计（使用过多电容），而新方法可以在满足任务实际可靠性的前提下，优化电容数量，释放宝贵的PCB面积用于其他功能。对于单粒子瞬态（SET）效应，论文建议其难以用目标阻抗法建模，但可通过SPICE仿真模拟瞬时地对地故障来评估PDN的承受能力。
四、 构建系统性的PCB设计与分析全流程方法论 论文的核心贡献是提出并详细阐述了一套从架构选型到仿真验证的完整PCB设计与分析流程（图5）。该方法论强调早期协同、仿真驱动和迭代优化，旨在将SI/PI问题消灭在设计阶段，而非在测试或发射后才发现。其主要流程包括：
处理器选型与布局研究：在确定处理器架构（CPU/FPGA/SoC）时，硬件团队需与软件/FPGA团队紧密协作，根据应用需求进行功能分解。同时，必须综合考虑I/O约束、PCB叠层、制造能力、电源预算、机械散热、任务可靠性及成本。通过创建包含所有元器件关键信息（功耗、封装、热限值等）的文档，并利用PCB布局软件进行初步的“布局研究”（Layout Study），评估所有关键部件（处理器、存储器、VRM、连接器）在有限板面积内布局的可行性。热分析和预布局SI仿真（使用IBIS模型）应在此阶段介入。
叠层研究：叠层设计与布局研究并行。论文强调了高密度互连（HDI） breakout的复杂性，并给出了计算公式（公式5）来分析在给定引脚间距、过孔尺寸和间距下，能够布线的最大通道面积。叠层设计需权衡信号层数、电源/地平面数量、板材特性（介电常数、损耗）、阻抗控制、制造可靠性（如IPC-6012等级）和成本。作者指出，对于高频信号（上升时间<100ps），趋肤效应、铜箔粗糙度和介质纤维编织效应变得重要，需要在性能与成本之间取舍。电源平面的位置对PDN性能（安装电感、扩散电感）至关重要，但需与对称叠层以防止板翘曲的要求相平衡。
PCB布局与仿真迭代：在完成布局和叠层研究后，进入详细布局阶段。流程强调优先处理PDN：首先放置高频去耦电容（尽可能靠近芯片引脚），然后是VRM附近的大容量电容，接着是连接电容的过孔。之后进行PDN仿真（直流压降、交流阻抗、电流密度），确保目标阻抗在所需频段内得到满足。对于多引脚芯片，可将目标阻抗乘以电源引脚数量作为各引脚阻抗的初步设计目标。完成PDN优化后，再根据“布线优先级列表”进行信号布线，并进行板级SI仿真以验证时序、串扰和过冲/下冲。这是一个高度迭代的过程，SI和PI的优化往往需要折衷。
五、 案例研究：SpaceCube v3.0 Mini的设计实践与经验教训 论文将上述方法论应用于NASA戈达德太空飞行中心开发的SpaceCube v3.0 Mini（SCv3M）1U处理器板卡的实际设计中，验证了其有效性。该板卡核心是Xilinx Kintex UltraScale FPGA（工业级BGA封装，预留辐射耐受CGA封装兼容性），并集成了Microsemi RT ProASIC3作为辐射硬化监控器、DDR3内存及多种高速接口。
设计面临的主要挑战包括：CGA封装比BGA更高的阻抗和更严格的去耦要求；在1U尺寸内实现高密度布局；满足严格的PDN目标阻抗（核心电压目标阻抗为3.6 mΩ）。通过应用所述方法论，团队完成了22层、符合IPC-6012DS标准的叠层设计（图7a），并进行了详尽的前后仿真。布局过程中遇到了四个主要问题：初始布局研究对元件间距估计不足；为优化散热将FPGA置于板边影响了部分接口布线；DDR3接口布线密度高，通过拉远距离反而便于等长；一个差分对在1mm引脚间距下无法从两个通孔间穿出，最终通过与制造商协作，采用去除非功能焊盘（non-functional pad）的方法解决，而未重新设计叠层。
板卡测试总体成功，但发现了DDR3部分数据组失效的问题。根本原因是布线时一根线被移动，导致与地短路，而此错误被布局设计规则中的某个设置所掩盖，且DDR仿真器也未检出（因为去除非功能焊盘后，仿真器未检查与钻孔的短路）。这个教训凸显了人工检查与仿真工具结合的重要性，以及设计规则设置需极其谨慎。最终，通过定制FPGA内核测试，在12.3A的动态核心电流下未发现电源完整性问题，证明了PDN设计的成功。
六、 研究的意义与价值 本论文的研究具有重要的理论意义和工程实践价值。在理论上，它提出了将辐射、温度等航天特有环境因素量化为容差项，并纳入传统目标阻抗计算的新方法，为航天高性能计算系统的PDN设计提供了更精确、更贴合任务实际的分析工具。在实践上，它系统化地总结并提出了一个从系统架构到物理实现的、可操作的设计与分析全流程方法论。这套方法尤其针对小尺寸、高性能航天处理器的设计痛点，强调了早期仿真、跨学科协同和迭代优化，能够有效避免因SI/PI问题导致的设计返工、成本超支甚至任务失败。
论文通过真实的航天项目（SpaceCube v3.0 Mini）案例，具体展示了该方法论的应用过程、遇到的典型挑战及解决方案，为同行工程师提供了宝贵的经验参考。它明确指出，随着处理器性能的不断提升和PCB尺寸的持续缩小，传统的、基于经验法则（rules-of-thumb）的航天电子设计方法已不再适用，必须转向基于仿真的、系统性的“整体设计”（holistic design）方法，才能确保未来航天任务在追求高性能的同时，满足苛刻的可靠性要求。