基于多微米硅光子平台的超紧凑偏振分束器研究

作者及机构
本研究的通讯作者为Abdulaziz E. Elfiqi、Takuo Tanemura和Yoshiaki Nakano，均来自东京大学工学部（7-3-1 Hongo, Bunkyo-ku, Tokyo, 113-9656, Japan）。研究发表于2022年的OECC/PSC会议，并由IEICE（日本电子信息通信学会）收录。

学术背景

研究领域与动机
硅光子学（Silicon Photonics, SiPh）是数据中心高速互联的核心技术平台，传统方案采用220纳米厚硅波导的绝缘体上硅（Silicon-on-Insulator, SOI）衬底。然而，近年来多微米级（multi-micron）厚硅波导平台因其更低的传播损耗（<0.1 dB/cm）、高光纤耦合效率（ dB）、偏振无关性及优异的工艺容差受到关注。为实现超低损耗光子集成电路（Photonic Integrated Circuits, PICs），需解决偏振复用（polarization-multiplexed）相干收发器中的关键组件——偏振分束器（Polarization Beam Splitter, PBS）的紧凑化难题。

研究目标
针对多微米硅波导中难以引入非对称性和双折射的挑战，本研究提出一种基于布儒斯特角（Brewster’s angle）刻蚀沟槽的超紧凑PBS，旨在实现30×30 µm² footprints内的高消光比（>15 dB）和低插入损耗（<0.5 dB）。

研究方法与流程

1. 器件设计与原理

结构设计
- 波导平台：采用3微米厚的硅肋形波导（rib waveguide），其截面几何参数通过有限差分时域法（Finite-Difference Time-Domain, FDTD）优化。
- 核心结构：在两段夹角为2θ的波导交叉处刻蚀N个深沟槽（deep-etched trenches），沟槽角度设置为π/2−θ（θ为布儒斯特角，θ=arctan(n₂/n₁)，n₁、n₂分别为硅波导和沟槽的有效折射率）。反射端另设一组沟槽以引导光至输出端口#2（图1）。

物理机制
- 偏振选择性：横向电模（TE mode）直接透射至端口#1，而横向磁模（TM mode）因布儒斯特效应在沟槽处发生反射。通过优化沟槽数量（N=3）、间距（p=680 nm）及宽度（d₁=230 nm, d₂=200 nm, d₃=100 nm），TM模反射率显著提升。

2. 数值模拟与优化

仿真方法
- 工具：采用FDTD方法模拟光场分布，波长范围覆盖C波段（1520–1570 nm）。
- 参数优化：输出端口间距固定为7.5 µm，波导宽度分层设置为Wi=(5, 10, 10, 10) µm。

3. 性能验证

结果分析
- 消光比与损耗：在C波段内，TE和TM模的消光比均超过15 dB，插入损耗低于0.4 dB（图2）。
- 场分布验证：图3显示1550 nm波长下，TE模透射至端口#1，TM模反射至端口#2，电场强度分布清晰证实偏振分离效果。

主要结果与结论

性能指标
- 器件尺寸30×30 µm²，为目前多微米硅光子平台报道的最小PBS之一。
- C波段内偏振消光比>15 dB，插入损耗<0.4 dB，优于Mach-Zehnder干涉仪（MZI）方案。

科学价值与应用
- 技术突破：首次利用布儒斯特角沟槽实现多微米波导的偏振分束，解决了厚波导双折射调控难题。
- 应用前景：为TB级数据中心互联的紧凑型双偏振收发器提供关键组件，并兼容Ge探测器与III-V族有源器件集成。

研究亮点

1. 创新性设计：通过刻蚀沟槽引入布儒斯特效应，无需复杂双折射结构即实现偏振分离。
   
2. 工艺兼容性：沟槽可通过反应离子刻蚀（Reactive Ion Etching, RIE）和原子层沉积（Atomic Layer Deposition, ALD）填充SiO₂完成，与现有CMOS工艺兼容。
   
3. 高性能指标：在超小尺寸下同时实现高消光比与低损耗，满足高密度集成需求。
   

其他价值

本研究受日本国家信息通信技术研究所（NICT）资助（项目号21801），为多微米硅光子平台的器件库提供了重要补充。参考文献[1-2]详述了该平台的工艺优势，而文献[3-5]对比了亚微米与多微米PBS的设计差异。