关于碳化硅横向扩散金属氧化物半导体器件用于高温应用的开发与评估的学术研究报告
一、 主要作者、机构及发表信息
本研究的主要作者为 Pengyu Lai (IEEE 会员)、Hui Wang、H. Alan Mantooth (IEEE 会士) 以及 Zhong Chen (IEEE 会员)。所有作者均来自美国阿肯色大学费耶特维尔分校的电气工程与计算机科学系。通讯作者为 Z. Chen。该研究成果以论文形式发表于 IEEE 的期刊 *IEEE Journal of the Electron Devices Society*。论文在线发表日期为 2025 年 12 月 1 日，当期版本日期为 2025 年 12 月 29 日。该研究得到了美国国家科学基金会（奖项号 2131972）和美国陆军研究实验室（合同号 W911NF2120231）的部分支持。
二、 学术背景与研究目的
本研究的科学领域属于宽禁带半导体功率电子器件，具体聚焦于碳化硅（SiC）功率集成电路（HVIC）中的关键高压器件——横向扩散金属氧化物半导体（LDMOS）。随着集成电路向高集成密度和高运算速度发展，核心 CMOS 器件的工作电压不断降低，难以直接应用于需要高压高功率能力的系统。因此，业界发展出了将高压器件与 CMOS 器件集成的技术（如 Bipolar-CMOS-DMOS 工艺），以实现对高功率系统的紧凑、经济且电隔离的控制。当前，高压集成电路的应用正扩展到航空航天、深井钻探和电气化运输等恶劣环境，要求器件能在超过 200°C 的高温下稳定工作。这对高压器件的热稳定性和击穿电压提出了严峻挑战。
相较于传统的硅（Si）材料，碳化硅因其高临界电场和良好的热导率，成为实现兼具高压和高温工作能力的高压集成电路的理想平台。SiC CMOS 和 BCD 技术因此备受关注。LDMOS 作为 BCD 工艺中的核心高压开关器件，其高温性能对整个系统至关重要。然而，尽管此前已有一些 SiC LDMOS 器件的报道，但其表征工作大多局限于室温条件。对于其在宽温区（尤其是高达 300°C）下的关键性能参数，如导通电阻、击穿电压、电容等，缺乏系统性的实验评估与机理分析。此外，与成熟的 Si LDMOS 在高温下的性能对比也不明确。
因此，本研究旨在填补这一空白。具体目标包括：1）基于两种不同的 4H-SiC 工艺平台（P型和N型外延层）设计并制造 SiC N型 LDMOS 器件；2）在 25°C 至 300°C 的宽温度范围内，系统地表征这些器件的关键电学特性（导通电阻 Ron， 击穿电压 BV， 输入电容 Ciss， 输出电容 Coss）；3）通过实验数据与 Technology Computer-Aided Design (TCAD) 仿真相结合，深入分析器件的工作机理和温度依赖性来源；4）与商用 Si LDMOS 器件进行对比，评估 SiC LDMOS 在高温应用中的性能优势与潜力。
三、 详细研究流程与方法
本研究的工作流程主要包括器件设计与制备、实验测试平台搭建、电学特性表征、仿真分析以及数据对比与讨论。
1. 器件设计与制备： 研究基于德国 Fraunhofer Institut für Integrierte Systeme und Bauelementetechnologie (IISB) 提供的两种 4H-SiC 工艺平台（称为工艺A和工艺B）进行。工艺A始于 N型衬底上的 P型外延层和缓冲层，而工艺B则使用 P型衬底上的 N型外延层和缓冲层。通过离子注入形成 N阱、P阱、N+和 P+区。两种工艺在 P阱、N+和 P+区的注入剖面是相同的，但 N阱剖面不同。不过，二次离子质谱（SIMS）测量证实，两者在深度小于 0.2µm 的表面掺杂浓度几乎相同。所有注入后的退火激活均在 1700°C 的氩气环境中进行 30 分钟。两种工艺共享相同的氧化工艺，场氧化层厚度约为 0.5µm，栅氧化层厚度约为 50nm。栅氧化后，分别使用 P型多晶硅（工艺A）和 N型多晶硅（工艺B）沉积形成栅电极。欧姆接触和互联金属层在两种工艺中使用了不同的材料体系（工艺A：N/P型接触均为 Ni/Al，互联为 Ti/Al/Ti；工艺B：N型接触为 Ni/Al，P型接触为 Ti/Al，互联为 Ti/Pt）。研究中设计并制造了具有不同栅长（Lg， 3µm 和 5µm）和漂移区长度（D， 4µm， 6µm， 8µm）的 SiC LDMOS 器件，以研究结构参数的影响。作为对比，研究还选用了基于 0.18µm Si BCD 工艺制造的额定电压为 40V 和 60V 的商用 Si LDMOS 器件。
2. 实验测试平台： 所有电学表征均在控温探针台上进行。电流-电压（I-V）特性测试使用 Keysight B1505 曲线追踪仪，电容-电压（C-V）特性测试使用 HP LCR 表。温度由 Signatone S-1080 热控探针台控制，范围为 25°C 至 300°C。在每个目标温度下，器件被保持 5 分钟以确保温度分布均匀，然后进行电学测量。
3. 仿真分析方法： 为了深入理解器件物理机制，研究采用了 Synopsys Sentaurus 的 SProcess 和 SDevice 工具进行 TCAD 仿真。SProcess 用于构建精确复制实际制造流程的器件结构。在 SDevice 的电学仿真中，引入了不完全电离模型、包含各种散射机制的迁移率模型、固定的氧化层电荷（Qox = 1e12 cm⁻³）以及 SiC/SiO₂ 界面处的界面陷阱。界面陷阱密度被建模为带隙中部均匀分布和带边指数分布的叠加，其参数从之前的工作中提取。这确保了仿真模型能够相对准确地反映实际 SiC 器件的特性，特别是界面效应和高温行为。
4. 数据处理与对比逻辑： 对每个测试器件，在多个温度点提取关键参数：从 Id-Vg 曲线提取阈值电压 Vth 和特定栅压下的导通电流；在固定栅压和低漏压（Vd=1V）下计算特定导通电阻 Ron；从 Id-Vd 曲线（栅、源、体端接地）提取击穿电压 BV（定义为单位宽度电流达到 1 nA/µm 时的漏源电压）；在特定偏置下测量输入电容 Ciss 和输出电容 Coss。将所有数据（Ron， BV， Ciss， Coss）绘制为温度的函数。同时，利用 TCAD 仿真分析内部电场分布、电流路径、电阻构成比例等，以解释实验观察到的现象。最后，将 SiC LDMOS 与 Si LDMOS 在相同温度范围内的性能变化趋势进行直接对比，并计算和比较品质因数（FOM， 定义为 BV²/Ron），以综合评价器件性能。
四、 主要研究结果与逻辑分析
1. 电流-电压特性与导通电阻（Ron）： 阈值电压测量显示，工艺A器件的 Vth 约为 4.9V，工艺B约为 3.2V，这归因于工艺B使用的 N型多晶硅栅降低了平带电压。Id-Vg 曲线表明，漏极电流 Id 对漂移区长度 D 依赖较弱，但当栅长 Lg 从 5µm 减小到 3µm 时显著增加，暗示总 Ron 主要由沟道电阻 Rch 主导。 高温测试发现，Ron 的温度依赖性在两种工艺器件中表现不同。工艺A的器件（如 Device 1， Lg=3µm， D=4µm）从 25°C 到 300°C，Ron 降低了约 26%。而工艺B的器件（如 Device 5， Lg=3µm， D=8µm）在 100°C 以下 Ron 略有下降，但在 100°C 至 300°C 区间则增加了约 40%。相比之下，Si LDMOS 在 25°C 的 Ron 比 SiC LDMOS 低一个数量级，但在 200°C 时其 Ron 增加了超过 100%，恶化极其严重。 为了解释这一现象，研究通过理论公式和 TCAD 仿真深入分析了 Ron 的构成。总 Ron 主要包含沟道电阻 Rch 和漂移区电阻 Rdrift。仿真显示，电流在漂移区主要集中于表面以下约 0.05µm 的范围内。理论计算表明，在室温下，当 Lg = D 时，Rch 约为 Rdrift 的三倍，这与实验中 Ron 对 D 弱依赖的现象相符。温度升高时，Rch 因沟道迁移率增加和 Vth 下降而减小，而 Rdrift 因漂移区迁移率下降而增加。对于 Device 1（D较短），在 200°C 以上时 Rdrift 开始超过 Rch，导致 Ron 在高温区趋于稳定。对于 Device 5（D较长），其 Ron 在 100°C 以上即由 Rdrift 主导，因此 Ron 随温度升高而增加。这一结果清晰地揭示了 SiC LDMOS 中 Ron 温度特性的物理根源，并指出在高温应用中优化漂移区设计的重要性。
2. 击穿电压（BV）： 击穿电压测试表明，工艺A器件的 BV 随着漂移区长度 D 从 4µm 增加到 6µm，从 169V 提高到 193V，但改变栅长 Lg 影响有限。击穿后观察到栅漏电流急剧增加，表明击穿由栅介质击穿导致。TCAD 仿真显示，最大电场位于栅氧层中、N阱与P阱结的上方。增加 D 可以降低此处的电场强度，从而提高 BV。 工艺B器件展现出更高的 BV，约 314V，且击穿后器件仍能工作，说明击穿机理并非栅氧击穿。仿真分析揭示，工艺B的 N阱掺杂浓度较低（~2e16 cm⁻³），且没有工艺A中存在的高掺杂区域，这使得 N阱、N型外延层和 P阱在击穿时能够完全耗尽，电场集中于 P阱/N型外延层结，降低了表面电场，实现了类似降低表面电场（RESURF）的效果。电流密度分布显示，击穿后的电流路径是从漏极经 N型缓冲层指向源极。理论计算进一步证实，其击穿机制是由 N型缓冲层到源区的穿通（Punch-through）所主导，而非雪崩击穿。 高温稳定性测试显示，工艺A器件的 BV 在 25°C 至 300°C 范围内基本保持稳定。工艺B器件的 BV 在 300°C 时出现明显下降。而 Si LDMOS 的 BV 在超过 150°C 后急剧下降，在 200°C 时已低于 10V。这突显了 SiC 材料在高结温下维持高压能力的巨大优势。
3. 品质因数（FOM）： 品质因数是衡量高压器件性能的关键指标，反映了击穿电压与导通电阻之间的权衡。在 25°C 下，工艺B SiC LDMOS 的 FOM 最佳（约 1.5×10⁴ W/mm²），工艺A器件的 FOM 与 Si LDMOS 相当。最重要的发现是，SiC LDMOS 的 FOM 在直至 300°C 的高温下都几乎没有退化。相比之下，Si LDMOS 的 FOM 在超过 150°C 后因 Ron 剧增和 BV 骤降而显著恶化。这一结果强有力地证明了 SiC 器件在高温高压应用中替代 Si 器件的潜力。
4. 电容特性（Ciss， Coss）： 电容测量表明，SiC LDMOS 的输入电容 Ciss 随栅长 Lg 增加而增大，但对漂移区长度 D 依赖很小，这主要与栅氧电容 Cox 有关。输出电容 Coss 则几乎不受 Lg 和 D 影响，但工艺B器件的 Coss 约为工艺A的 4倍，这主要源于两种工艺外延层结构不同导致的漏-体结电容差异。 温度依赖性方面，工艺A器件的 Ciss 随温度升高而增加，这与文献报道的 SiC 栅电容随温度升高而增大的现象一致，归因于界面陷阱时间常数减小导致其电容贡献增大。工艺B器件的 Ciss 温度依赖性不明显，原因有待进一步研究。两种工艺器件的 Coss 均随温度变化很小。总体而言，SiC LDMOS 的 Ciss 和 Coss 在 25°C 至 300°C 范围内基本保持稳定。Si LDMOS 的电容在 150°C 以下也较稳定。需要注意的是，由于 SiC 器件尺寸（Lg 和 D）更大，其电容值比按比例缩小的 Si 器件高出一个数量级，这意味着在高频开关应用中可能会增加开关损耗，提示未来 SiC BCD 工艺尺寸缩放的重要性。
五、 研究结论与价值
本研究成功在两种 4H-SiC 工艺平台上设计、制备并系统评估了 SiC LDMOS 器件在 25°C 至 300°C 宽温区内的性能。主要结论如下： 1. 在室温下，SiC LDMOS 的导通电阻主要由沟道电阻主导，因此改善 SiC/SiO₂ 界面陷阱密度对于高压 LDMOS 应用同样至关重要。 2. 通过优化 N阱掺杂浓度（~1e16 cm⁻³ 量级）可以实现 RESURF 效应以提高击穿电压（工艺B器件达 314V），但较低的掺杂会增加漂移区电阻，从而影响高温下的 Ron。需要在 Ron 和 BV 之间进行权衡与优化。 3. 所开发的 SiC LDMOS 器件在室温下品质因数（最高达 ~14 kW/mm²）与 Si 基 LDMOS 相当，且其性能在高达 300°C 时仍保持稳定。而 Si 器件在超过 150°C 后性能迅速退化。 4. SiC LDMOS 的输入和输出电容由于器件尺寸较大而高于 Si 器件，但其电容值在高温下同样稳定。较高的电容可能限制其在极高频率下的应用效率。
本研究的科学价值在于首次对 SiC LDMOS 进行了系统性的宽温区（至 300°C）实验表征与物理机理分析，明确了其导通电阻温度特性的构成与转变条件，揭示了不同工艺导致的击穿机制差异（栅氧击穿 vs. 穿通击穿），并通过与 Si 器件的直接对比，定量评估了 SiC 在高温下的性能优势。其应用价值在于为面向极端环境（如航空航天、深井探测）的高压、高温集成电路设计提供了关键的器件级数据支持和设计指导，明确了 SiC BCD 技术是实现此类应用的可行且有前景的技术路径。
六、 研究亮点
七、 其他有价值内容
本研究得到了德国 Fraunhofer IISB 研究所在器件制造方面的大力支持，体现了国际合作的成果。论文中的参考文献系统梳理了自 1998 年首个 SiC LDMOS 提出以来该领域的重要进展，包括 RESURF 结构、双 trench 栅等各类技术演进，为读者提供了清晰的学术发展脉络。此外，文中对 Si 基 LDMOS 采用超结或硅上绝缘体（SOI）技术可实现更高 FOM 的提及，以及对 SOI 器件存在自热问题的说明，展现了作者对领域技术路线的全面了解，使讨论更为客观和深入。