分享自:

原子级锐利界面实现的超高速非易失性存储器件

期刊:Nature NanotechnologyDOI:10.1038/s41565-021-00904-5

类型a:

二维材料异质结构实现超高速非易失性存储器突破性进展

一、研究团队与发表信息
本项研究由中国科学院物理研究所(Institute of Physics, Chinese Academy of Sciences)的Liangmei Wu、Aiwei Wang、Jinan Shi、Jiahao Yan等共同第一作者团队主导,合作单位包括美国马里兰大学(University of Maryland)、新加坡国立大学(National University of Singapore)等。研究成果于2021年8月发表于《Nature Nanotechnology》(Volume 16, Pages 882–887),标题为《Atomically sharp interface enabled ultrahigh-speed non-volatile memory devices》。

二、研究背景与目标
存储器技术是半导体产业的核心,但传统硅基闪存(Flash memory)面临操作速度慢(微秒至毫秒级)、数据保留时间短、界面悬挂键(dangling bonds)导致性能退化等问题。二维材料(2D materials)因其原子级平整界面和无悬挂键特性,成为解决上述问题的理想候选。然而,此前基于二维材料的浮栅存储器(floating-gate memory)存在写入速度慢(毫秒级)或保留时间短(秒级)的瓶颈。本研究旨在通过设计范德华异质结构(van der Waals heterostructures),实现纳秒级操作速度、高消光比(extinction ratio)和长数据保留的非易失性存储器。

三、研究方法与流程
1. 器件设计与制备
- 异质结构构建:采用机械剥离和干法转移技术(dry-transfer),在SiO₂/Si衬底上垂直堆叠硒化铟(InSe)/六方氮化硼(hBN)/多层石墨烯(MLG)异质结构。其中,InSe作为沟道材料,hBN作为隧穿势垒,MLG作为浮栅,SiO₂作为控制栅介质层。
- 电极加工:通过电子束光刻(electron-beam lithography)和热蒸发(thermal evaporation)制备源极和漏极电极。
- 界面表征:利用像差校正扫描透射电子显微镜(STEM)对异质结构界面进行原子级分辨率成像,确认界面无缺陷或污染(图1c-e)。

  1. 电学性能测试

    • 存储窗口验证:通过双扫栅压测试(dual-swept Vcg)观察到高达64 V的存储窗口(memory window),对应MLG浮栅电荷密度达4.6×10¹² cm⁻²(图2a-b)。
    • 编程/擦除操作:采用脉宽21 ns的电压脉冲(+20.2 V/-20.8 V)实现纳秒级操作,消光比达10¹⁰(图4a)。响应时间(ts)为36 ns(编程)和43 ns(擦除),接近理论极限(图4b-c)。
    • 多比特存储演示:通过脉冲序列调控浮栅电荷量,实现可区分的四态存储(图4e),如“00”、“01”、“10”、“11”。
  2. 机理验证实验

    • 控制组对比:排除金属电极直接隧穿的影响(Supplementary Fig. 10-11),证实超快操作源于InSe沟道与hBN势垒的福勒-诺德海姆隧穿(Fowler-Nordheim tunneling)。
    • 普适性验证:以MoS₂替代InSe作为沟道材料,同样实现高性能存储(Supplementary Fig. 13),表明方法的通用性。

四、主要研究结果
1. 超高速操作:首次实现纳秒级编程/擦除速度,比商用闪存快5000倍,与易失性DRAM性能相当。
2. 高可靠性:数据保留时间达10年(室温下阈值电压衰减<27.1%),耐久性超过2000次循环(图3c-d)。
3. 高消光比:10¹⁰的电流开关比远超传统浮栅存储器(通常<10⁴),为多比特存储奠定基础。
4. 原子级界面优势:STEM证实异质结构界面无缺陷(图1d-e),这是性能突破的关键。

五、研究意义与价值
1. 科学价值:揭示了原子级平整界面对存储器性能的极限提升作用,为二维材料器件设计提供新范式。
2. 应用价值:兼容现有浮栅架构,可直接对接半导体产业标准;多比特存储能力助力高密度数据存储需求。
3. 技术推广:该方法可扩展至其他二维材料(如MoS₂),为未来晶圆级集成(wafer-scale integration)提供指导。

六、研究亮点
1. 性能突破:首次将非易失性存储器的操作速度推至纳秒级,填补了与易失性存储器的性能鸿沟。
2. 创新设计:通过hBN势垒与InSe沟道的低势垒高度优化,实现高效福勒-诺德海姆隧穿。
3. 多学科融合:结合STEM界面表征、超快电学测试与器件物理建模,形成完整技术链条。

七、其他发现
研究团队在论文投稿后注意到另一篇类似工作的预印本(arXiv:2009.01581),但本文通过更系统的界面表征和多比特存储演示,进一步确立了技术优势。

上述解读依据用户上传的学术文献,如有不准确或可能侵权之处请联系本站站长:admin@fmread.com