该文档是一篇发表于2019年7月的IEEE Journal of Solid-State Circuits (JSSC) 上的原始研究论文，标题为《A 15-nW per Sensor Interference-Immune Readout IC for Capacitive Touch Sensors》。主要作者包括Said Hussaini, Hui Jiang, Paul Walsh, Dermot MacSweeney 以及通讯作者 Kofi A. A. Makinwa。作者机构来自荷兰代尔夫特理工大学（TU Delft）的电子仪器实验室以及爱尔兰赛普拉斯半导体公司（Cypress Semiconductor）。本研究报告旨在向其他研究人员介绍这项工作的背景、方法、结果与价值。

研究背景与目的

本研究属于集成电路设计，具体是超低功耗模拟/混合信号接口电路领域。研究的直接驱动力来源于电池供电设备（如智能仪表、可穿戴设备和移动设备）对延长电池寿命的迫切需求。在这类设备中，系统大部分时间处于睡眠模式，仅靠“看门狗”电路监测外部事件（如用户触摸）来唤醒系统。因此，作为“看门狗”核心的传感器读出电路的功耗，直接决定了设备的待机时长。

电容式触摸传感器因其低成本、低功耗和鲁棒性，被广泛用于实现按钮、滑块等用户界面。传感器本身不消耗静态功率，因此整个传感系统的功耗瓶颈在于其读出电路，通常是电容-数字转换器。对于唤醒式触摸应用，需要超低功耗的读出电路，并且必须对外部干扰（如电网或荧光灯产生的噪声）具有强免疫力，以避免误触发导致的功耗浪费。

尽管已有基于多种调制技术的低功耗CDC被报道，但它们通常为追求高分辨率而牺牲了功耗。对于只需检测触摸事件（而非精确测量电容绝对值）的应用而言，这种高分辨率是不必要的。此外，传统CDC（如逐次逼近型）在每次转换周期都会完整执行算法，即使传感器电容未发生变化（无触摸事件），也会消耗可观的动态功率。先前有工作提出了LSB-first SAR算法，使其功耗与输入信号变化量相关，但其逻辑实现复杂度较高。

因此，本研究的目标是设计一款用于自电容触摸传感器的独立读出集成电路。其核心挑战在于：在极低的扫描速率下实现每传感器纳瓦级的超低功耗，同时保持对环境和人体手指噪声的强抗干扰能力。最终，团队提出了一种基于异步跟踪算法的CDC架构，并集成了一个超低功耗弛豫振荡器作为定时触发器。

研究内容与详细工作流程

本研究是一项集成电路设计与验证工作，其“工作流程”主要体现在芯片架构设计、电路实现、仿真验证到最终流片测试的全过程。研究的主要对象是所提出的读出IC芯片，其核心包含两大模块：异步跟踪CDC和超低功耗弛豫振荡器。整个工作流程可分为以下几个关键步骤：

1. 系统架构与操作原理设计： 研究人员首先确立了系统的整体架构。该系统连接至印刷电路板上的触摸传感器。传感器被建模为一个大的固定基底电容与一个小的可变触摸电容的并联。读出IC需要检测这个微小的电容变化。为了应对干扰，系统采用差分架构，通过测量两个相邻传感器垫之间的电容差来工作。环境干扰同时耦合到两个输入端时表现为共模信号，从而被抑制。对于仅出现在被触摸垫上的人体手指噪声，则通过CDC固有的相关双采样功能进行抑制。其原理是：在每次转换的开始（复位阶段）和结束阶段对干扰电压进行采样并相减，从而显著衰减低频和缓变干扰。

研究的核心创新在于异步跟踪算法。与每次转换都从头开始的传统SAR CDC不同，该CDC以上一次转换的数字化结果为起点，仅在传感器电容发生变化时才更新输出。这意味着在无触摸事件（电容稳定）时，CDC的活动（及功耗）极低。该算法通过高效的异步控制逻辑实现，避免了复杂同步时钟网络带来的功耗。

2. 关键电路模块的设计与实现： * 异步跟踪CDC电路实现： CDC的核心部件是一个差分电容式数模转换器、一个动态比较器、一个粗-细二进制计数器以及异步逻辑单元。Cdac采用二进制加权而非单位加权结构，以在低扫描速率下降低泄漏电流功耗。为了减少二进制Cdac在中间码切换时因电容变化引起的过大功耗，研究人员创新性地将Cdac分为一个4位粗调Cdac和一个6位细调Cdac，后者的量程仅相当于两个粗调LSB。每当粗调Cdac发生切换，细调Cdac就被重置到中间码，这确保了只有电容变化超过一个粗调LSB时，粗调Cdac才会动作。对于仅需细调的小范围变化，此技术可将最大Cdac开关损耗降低约16倍。 CDC的运作完全基于自振荡环路。异步逻辑单元产生一个时钟信号驱动动态比较器。比较器的“就绪”信号经过延迟后反馈回来，形成振荡。转换过程仅在比较器输出改变符号三次后才停止，以最大限度地减少错误决策。所使用的动态比较器采用了两级前置放大加锁存的结构，以降低输入参考噪声和失调，确保CDC的噪声主要受限于量化噪声。

• 超低功耗振荡器设计： 为了周期性地触发CDC，需要一个片上定时器。本研究设计了一个基于弛豫振荡原理的超低功耗振荡器。其核心是一个由恒定电流源充电的积分电容和一个连续时间比较器。为了在纳米安培偏置电流下获得稳定的振荡频率，研究人员采用了一种比例度量的方法：充电电流和阈值电压均源自同一个恒定反转电流源。这使得电流和电压具有相似的温度特性，二者比值（决定频率）的温度依赖性大大降低。仿真显示，在25°C至85°C温度范围内，振荡频率的稳定性在±2%以内。该振荡器使用低功耗连续时间比较器，其输入对管采用PMOS晶体管以支持低输入共模电压工作。

3. 芯片制造与测试验证： 该读出IC采用TSMC 0.18-μm CMOS工艺制造，芯片核心面积为0.1 mm²。为获得良好的匹配性，6位细调Cdac的单位电容采用边缘电容实现，而4位粗调Cdac为节省面积采用MIM电容。测试时，使用源表供电和测量电流，FPGA用于配置芯片的微调寄存器并设置扫描速率。触摸传感器采用FR4双层PCB制作。研究团队在多个维度上对芯片性能进行了详尽的测量：

* **功耗与瞬态响应测量：** 在38 Hz扫描速率和1.35 V电源电压下，整个读出IC（CDC和振荡器）的总功耗为**30 nW**（CDC: 13.8 nW, 振荡器: 16.2 nW），平均到每个传感器垫为**15 nW**。瞬态响应测试显示了芯片对实际触摸事件的清晰响应。 * **CDC功耗特性测量：** 通过外部电压源模拟不同的电容变化量，测量了CDC在不同扫描速率和不同电容变化量下的电流消耗。结果证实，CDC的功耗与每次读周期内的电容变化量大致成正比，这与跟踪算法的设计目标一致。 * **线性度测量：** 通过将CDC配置为单端输入模式，并利用外部参考电压模拟电容变化，测量了其输出非线性度。结果显示，在整个10.8 pF的差分输入范围内，非线性度**小于0.1%**。 * **温度特性测量：** 使用气候室测量了振荡器频率和芯片总功耗随温度的变化。振荡器的温度敏感性为0.7%/°C。芯片功耗在低温下主要由动态功耗主导，而在高温下则受泄漏电流指数增长的影响。 * **抗干扰能力测量：** 通过一个1 pF的电容将干扰电压源耦合到CDC的一个输入端，测量了在不同频率和幅值干扰下的均方根误差。结果表明，低频干扰（如50/60 Hz）被强烈衰减。高频干扰的衰减效果则与干扰幅度有关，因为大信号会增加转换时间，从而降低CDS功能的截止频率。 

主要研究结果及其逻辑关联

研究的每一步设计都通过仿真和实测数据得到了验证，并环环相扣地支撑了最终结论。

1. 架构与算法有效性的验证： 瞬态响应测量（图14）直观展示了芯片在真实触摸下的正常工作。功耗测量结果（图15）是核心成果，它直接证明了异步跟踪算法的成功：在38 Hz扫描速率下实现了15 nW/传感器的业界最低功耗。同时，功耗与电容变化量成正比的曲线关系，完美体现了“活动相关功耗”的设计理念，即在无触摸的静态下功耗极低。
2. 关键电路创新点的验证： 线性度测量结果（图16b）证实了粗-细Cdac架构在保证精度的同时没有引入显著非线性。振荡器的温度稳定性测量结果（图17a）验证了比例度量参考生成方法的有效性，满足了±5%频率稳定性的设计目标，这对于稳定且可预测的功耗至关重要。
3. 抗干扰设计目标的达成： 抗干扰测量结果（图18）提供了关键数据，证明了差分架构和固有CDS功能共同作用下的强干扰免疫力。低频干扰被显著抑制，这对于抑制常见的电网噪声至关重要。这一结果直接回应了研究背景中提出的“必须鲁棒于外部干扰”的要求。
4. 综合性能指标的实现： 在高速模式下（10 kHz扫描速率），CDC实现了11.46 fFrms的分辨率和61 fJ/conversion-step的沃尔登优值，显示了其高能效特性。同时，它提供了自电容传感能力并具有卓越的抗干扰性，这些特性在与其他先进CDC（表I）和商用独立触摸传感器方案（表II）的比较中得到了凸显。与当时最先进的独立触摸传感器方案相比，其功耗降低了46倍。

这些结果逻辑上串联如下：创新的跟踪算法和异步逻辑实现从根本上降低了活动功耗；差分架构和CDS机制解决了抗干扰问题，确保了可靠性；粗-细Cdac和低功耗振荡器等电路级优化进一步提升了能效和实用性。最终，所有分项性能指标汇聚，共同支撑了“超低功耗且抗干扰”这一核心结论。

研究结论与价值

本研究的结论是：成功设计并验证了一款适用于自电容触摸传感器的超低功耗、高抗干扰独立读出集成电路。该芯片采用了基于电荷再分配技术的异步跟踪CDC，实现了数据依赖性的功耗特性，在触摸传感器长时间处于空闲状态的应用中尤为高效。通过结合差分架构和固有的相关双采样功能，有效抑制了环境干扰和人体手指噪声。集成片上弛豫振荡器后，该读出IC在保持卓越抗干扰能力的同时，达到了15 nW/按钮的创纪录低功耗（使用1.35V纽扣电池供电）。

这项工作的科学价值在于提出并验证了一套完整的系统级和电路级方案，以解决唤醒式触摸传感中的核心矛盾——极低待机功耗与高可靠性（抗干扰）。其异步跟踪算法和粗-细Cdac协同工作的策略，为设计活动依赖型超低功耗数据转换器提供了新思路。其实用价值巨大，为对功耗极度敏感的电池供电物联网设备、可穿戴设备、智能家居等领域的长期待机、即时唤醒的人机交互界面提供了关键的硬件解决方案。

研究亮点

1. 创纪录的低功耗： 在38 Hz扫描速率下，实现了15 nW per sensor的功耗，这是当时已报道的最低水平，比当时最先进的方案提高了46倍。
2. 新颖的异步跟踪架构： 提出的CDC架构以上次转换结果为起点，仅跟踪电容变化，在无事件时功耗可忽略，完美契合“唤醒式触摸”应用场景。
3. 强大的抗干扰能力： 通过差分传感和固有相关双采样的双重机制，有效抵御了环境共模噪声和人体耦合的手指噪声，提高了系统鲁棒性。
4. 巧妙的电路级优化： 包括粗-细二进制Cdac以减少中间码切换损耗、采用比例度量的纳米功率振荡器以获得稳定的低频时钟、以及全动态低噪声比较器设计等，均为实现最终性能指标提供了关键支撑。
5. 完整的系统集成： 不仅设计了核心CDC，还集成了片上定时器（振荡器），形成一个完整的独立传感解决方案，展示了从理论、架构到芯片实现和测试验证的完整研究闭环。

其他有价值内容

论文还对一些设计权衡和考量进行了深入分析。例如，解释了选择二进制加权Cdac而非单位加权Cdac的原因（在低扫描速率下，动态逻辑的泄漏电流会成为主导功耗因素）。此外，论文分析了输入泄漏电流对决策错误的影响，并通过仿真证实，在CDC较短的转换时间内此影响可忽略。这些细节体现了设计的严谨性和全面性。最后，论文在结论部分明确指出，该芯片是电源预算有限的自电容触摸传感器的一个极具前景的候选方案。