本文属于类型a：单项原创研究报告。以下是根据文档内容撰写的学术报告。

面向高性能计算应用的处理器模块中嵌入式电容阵列的力学影响

主要作者与研究机构

本文由Robert Darveaux（TMBS, LLC, 美国亚利桑那州肖洛）、Richard Sheridan（Saras Micro Devices, 美国亚利桑那州钱德勒）、Imran Khan（Saras Micro Devices, 美国佐治亚州亚特兰大）以及Maryam Rezaie（Saras Micro Devices, 美国佐治亚州亚特兰大）共同完成。该研究发表于2026年IEEE第76届电子元器件与技术会议（2026 IEEE 76th Electronic Components and Technology Conference, ECTC），DOI为10.1109/ectc51846.2026.00090。

研究背景

人工智能应用的高速发展正在重塑半导体硬件的格局。高性能微处理器与加速器要求电源分配网络（Power Delivery Network, PDN）能够在更低电压下管理更高电流与更高功率密度。将电容和优化电感直接集成到封装基板中，不仅可以提高有效电容密度，还可以促进垂直供电（Vertical Power Delivery, VPD）的实现。这一技术进步缩短了电源与负载之间的距离，从而在紧凑外形尺寸下保证最优性能。从2018年到2023年，处理器的平均功率密度翻了一倍，已经超过2 W/mm²。为了在宽频范围内实现低阻抗，通常需要并联多个表面贴装（Surface Mount Device, SMD）电容，但SMD电容会因传输路径和寄生电阻、电感回路而降低效率。将高密度电容嵌入处理器模块基板芯层（substrate core）不仅为VPD释放了关键空间，还能使电容更靠近负载点。然而，嵌入式电容的热机械性能并不一定与模块基板芯层匹配，这会引起最终组件的应力分布和翘曲（warpage）发生变化。因此，本研究旨在利用详细有限元分析（Finite Element Analysis, FEA）评估处理器模块在室温与回流焊温度下的应力与翘曲，并比较多种模块配置、电容设计以及材料组合。

研究流程与仿真方法

本研究采用三维有限元分析计算封装结构中的应力与翘曲。仿真所假设的边界条件为：参考温度（reference temperature）设定为195°C；冷却过程为从195°C降至20°C；回流焊过程为从195°C升至260°C。选择195°C作为参考温度的原因在于：该温度接近无铅焊料的固化点，也接近基板中嵌入电容的层压温度，同时根据文献中的阴影云纹（shadow moiré）数据，模块在该温度附近基本无翘曲。参考温度下各材料的热膨胀均以此为基准计算。

由于处理器模块尺寸较大而结构特征尺寸相对较小，研究采用子模型（sub-model）方法计算复合材料性能，以提高计算效率。所建立的子模型包括：基板积层信号层（substrate build-up signal layers）、基板积层电源/接地层（substrate build-up power/ground layers）、底部填充/铜柱焊料凸点阵列（underfill / copper pillar / solder bump array）以及电容结构。

对于基板信号层子模型，假设模块基板芯层顶部为8层金属信号层堆叠，底部为3层金属信号层堆叠，金属填充率约为30%，并设定相应的过孔（via）图案。对于电源/接地层子模型，假设5层金属层堆叠，金属填充率约为80%。这些布局并非实际设计，而是根据规定的金属密度和过孔密度创建的合理模型。底部填充/铜柱焊料凸点阵列子模型位于封装中介层（interposer）与模块基板顶面之间，凸点间距为150 μm，铜柱高度60 μm，焊料高度20 μm，子模型区域为3×3 mm。

在子模型计算中，对模型表面节点采用耦合边界条件，使材料在载荷作用下可以膨胀或收缩，但表面节点必须保持为平面。通过均匀加热或冷却确定x、y、z方向的有效热膨胀系数（Coefficient of Thermal Expansion, CTE），并通过施加位移确定有效弹性模量和非线性应力-应变曲线。子模型计算结果显示，电源/接地层由于铜含量较高，其弹性模量较高而CTE较低；中介层互连层在z方向的弹性模量较高、CTE较低，因为铜柱与底部填充在z方向表现为并联弹簧，而在x、y方向表现为串联弹簧。

此外，对4.0×4.0×1.25 mm的电容样品进行了热机械分析（Thermomechanical Analysis, TMA）和三点弯曲测试，以比较计算结果与实测结果。在x、y方向，CTE计算值与实测值吻合较好；但在z方向，实测值比计算值高出最多2倍，这可能是由于z方向样品标距较短（1.25 mm）以及样品平面外翘曲导致的测量误差。三点弯曲测试中，样品尺寸为4.0×4.0×1.33 mm，底部支撑跨距为3.6 mm，由于跨距与厚度比仅为2.7，测试并非纯弯曲模式，但实测与计算的载荷-位移曲线仍具有合理一致性。

在处理器模块级仿真中，采用四分之一对称模型。模块基本结构为：基板尺寸65×65×1.8 mm，为8-2-8结构；电容瓦片（tile）尺寸21×21×1.25 mm，单个电容尺寸4×4×1.25 mm；硅中介层尺寸30×40×0.10 mm；GPU芯片尺寸12×24×0.8 mm；6个高带宽存储器（High Bandwidth Memory, HBM）堆叠，每个尺寸8×10×0.8 mm；加强环（stiffener ring）宽度10 mm。研究比较了多种电容排布方式，包括由6个7×14 mm电容组成的23×30 mm瓦片、由20个4×4 mm电容组成的23×30 mm瓦片、无瓦片但带有20个4×4 mm电容的配置、由16个4×4 mm电容组成的21×21 mm瓦片、由16个电容组成的4个11×11 mm瓦片、以及无瓦片配置，并分别计算有、无加强环的情况。

主要研究结果

在20°C冷却条件下，无加强环的模块变形呈凹面朝下（concave down）形态。这是因为尽管基板芯层CTE较低，但积层、电容和中介层互连层的CTE相对较高，导致硅芯片、中介层和HBM堆叠与模块基板之间的净失配使组件在冷却时向下弯曲。当加入10 mm宽加强环后，组件在处理器芯片下方呈凹面朝下弯曲，而在周边因加强环作用转为凹面朝上。加强环改善了室温翘曲，但会增加模块内部的应力。

在260°C回流焊条件下，无加强环的模块变形呈凹面朝上（concave up）形态，因为基板结构的净CTE高于硅芯片、中介层和HBM堆叠。加入加强环后，组件在芯片下方呈凹面朝上弯曲，而在周边转为凹面朝下。加强环同样改善了回流焊翘曲，但也增加内部应力。

翘曲计算结果表明，在不使用加强环的所有情况下，嵌入电容瓦片都会增加翘曲。这是因为瓦片在x、y方向的CTE大于模块芯层材料，使模块基板的有效CTE增大，从而加剧了与芯片、中介层和HBM堆叠之间的失配。但在使用加强环的情况下，嵌入电容瓦片反而降低了模块翘曲。这是因为瓦片的作用方向与加强环相反，结构中心曲率与周边曲率相反，净翘曲因此减小。具体而言，在20°C时，所有研究案例的翘曲范围为294 μm至574 μm；在260°C时，翘曲范围为150 μm至284 μm。

最大等效应力结果显示，在大多数材料中，使用加强环会提高热应力水平。对于未使用加强环的模块，增加嵌入式电容瓦片通常会提高大多数材料的内部应力。然而，对于带加强环的模块，电容瓦片的影响则表现出混合性：部分材料应力升高，部分材料应力降低。例如，在20°C冷却条件下，带加强环模块中硅的最大等效应力在159.2 MPa到328.4 MPa之间变化，而不带加强环模块中硅的最大等效应力在179.4 MPa到307.0 MPa之间变化。不同电容配置下，电容材料本身的最大等效应力在54.2 MPa至66.4 MPa之间。在260°C回流条件下，由于聚合物材料模量显著降低，整体应力水平较低，但硅材料的最大等效应力仍可达162.6 MPa。所计算的最大应力变化幅度从几个百分点到超过两倍不等，这些应力变化是否足以造成失效需要进一步的可靠性测试来确认。

研究还发现，实测电容z方向膨胀约为计算值的2倍。由于电容瓦片的长宽比约为20:1，x、y方向膨胀行为是模块翘曲的主要驱动因素，因此z方向CTE测量误差不太可能影响翘曲预测结果，但会主要影响部分材料的应力值。

研究结论与价值

本研究通过有限元分析评估了嵌入式电容阵列对处理器模块在室温和回流焊温度下应力与翘曲的影响。主要结论包括：第一，子建模程序能够有效计算基板积层、中介层互连区域和嵌入式电容的复合材料性能。第二，在20°C时模块翘曲为凹面朝下，加强环使周边曲率反转为凹面朝上，嵌入电容瓦片在带加强环模块中可降低翘曲。第三，在260°C时模块翘曲为凹面朝上，加强环使周边曲率反转为凹面朝下，嵌入电容同样可降低带加强环模块的翘曲。第四，加强环增加了模块中所有材料的热应力，而嵌入电容瓦片对模块材料的应力水平影响存在混合性。

该研究的科学价值在于系统揭示了嵌入式电容与封装基板之间热机械失配对模块级翘曲和应力分布的复杂影响机制，尤其是发现了加强环与电容瓦片之间的相互作用可改变结构曲率方向并降低净翘曲。这一发现对于具有垂直供电结构的高性能计算模块设计具有直接应用价值，可为优化加强环宽度和电容排布提供依据。同时，该研究也指出了z方向CTE测量误差的可能来源，为后续材料表征方法的改进提供了方向。在工程应用层面，准确的翘曲预测对于保证后续散热器安装、焊点可靠性以及封装成品率均至关重要。

研究亮点

本研究的亮点主要体现在以下几个方面：其一，采用子建模技术对多尺度封装结构进行复合材料性能等效，在保证计算精度的同时显著提高了计算效率，使多种设计变体的评估成为可能。其二，系统比较了有无加强环、不同电容瓦片尺寸和排布方式对翘曲与应力的影响，揭示了加强环与嵌入式电容瓦片之间的力学耦合关系。其三，将有限元预测结果与TMA实测结果和三点弯曲实测结果进行对比验证，增强了仿真结果的可靠性。其四，该研究所针对的嵌入式电容用于垂直供电这一新兴封装架构，具有显著的前沿性和工程应用价值。研究还指出，后续需要进行可靠性测试以确定应力变化是否会导致实际失效，这为后续工作指明了方向。