本文作者为 Seann Ayers、Steven Verhaverbeke、Han-Wen Chen 和 Suresh Ramalingam，均来自 Applied Materials, Inc.（应用材料公司），美国。该论文发表于 2026 年 IEEE 第 76 届电子元器件与技术会议（2026 IEEE 76th Electronic Components and Technology Conference, ECTC），文章编号为 826–830，DOI 为 10.1109/ectc51846.2026.00139。该会议是电子封装与元器件技术领域的重要国际学术会议。
随着人工智能（AI）、高性能计算（HPC）和网络应用的快速发展，对互连带宽和输入输出密度（I/O density）的需求急剧上升。以高带宽存储器为例，行业已从 HBM3E 转向 HBM4，I/O 数量从 1024 翻倍至 2048。与此同时，大型系统正在被分解为更小的子系统，如芯粒（chiplet），从而推动 2.5D 封装技术的广泛应用。
传统的 2.5D 封装通常使用有机基板（organic substrate）加高密度硅中介层（silicon interposer）的架构，例如 CoWoS-S 和 CoWoS-R。然而，传统有机基板所用的环氧树脂浸渍玻璃纤维芯层存在玻璃化转变温度低、热应力下塑性变形以及钻孔时玻璃纤维局部收缩等问题。硅中介层虽然能提供高带宽互连，但受限于光罩尺寸（reticle size）导致最大尺寸受限，长互连引发的信号完整性问题、多层过渡带来的寄生效应以及高昂的制造成本均成为规模化扩展的瓶颈。因此，业界急需一种既能提供类似硅中介层的高密度互连能力，又能克服尺寸限制和成本问题的替代方案。
Applied Materials 提出的硅核基板（silicon-core-substrate）技术旨在无需传统硅中介层的条件下实现先进封装设计规则。硅核材料刚度高、热膨胀系数（CTE）与半导体芯片匹配，可显著抑制翘曲；其热导率优于环氧树脂芯层，有利于 AI 和 HPC 应用中的散热。硅核基板还能实现亚微米级细线路（fine line/space, L/S）和高深宽比（aspect ratio）结构，大幅降低传输线电阻。
本研究的目标是提出一种新型的纳米集成过孔（nano-integrated via）结构，以解决高速封装中最具挑战性的信号完整性问题——串扰（crosstalk），同时改善电源完整性（power integrity），提高 I/O 密度，缩小互连“占位面积”（footprint）。
研究团队设计了一种专利待审的纳米集成过孔技术，其核心思想是将差分信号结构（differential structure）与相应的 VSS“缝合”（stitching）结构集成到一个紧凑的过孔配置中。如论文图 1 所示，该结构可以按比例实现为 2.5D 封装和高带宽存储器堆叠中的增层过孔（build-up via），也可以在典型有机基板中作为芯层过孔（core via）使用，只是尺寸比图中所示更大。
为了评估纳米集成过孔的性能，研究团队构建了两种过孔阵列的参考模型：一种是标准过孔阵列（standard via array），另一种是纳米集成过孔阵列。基线参考模型均包含三个差分对（differential pairs）。通过精细调节过孔尺寸和阵列配置，研究者对两种结构在信号完整性、电源完整性以及面积占用方面进行了系统比较。
在信号完整性方面，仿真覆盖了宽带频域性能，包括功率和串扰传递函数（power sum crosstalk, PSXT）、插入损耗（insertion loss, IL）、回波损耗（return loss）、模式转换（mode conversion）等关键指标。在电源完整性方面，重点考察了回路电感（loop inductance）和电源分配网络（PDN）阻抗。此外，还特意引入了 25% 的 P-N 铜镀层不对称性（plating asymmetry）以模拟制造工艺偏差对模式转换性能的影响，从而验证该结构的制造鲁棒性。
回路电感的计算基于公式 Lloop = L11 − 2L12 + L22，其中 L11 与 L22 为自感，L12 为互感。物理上，减小信号/回流或电源/地之间的物理距离可以增强磁场抵消效应，从而直接降低存储的磁能 W，进而降低回路电感（L = 2W/I²）。PDN 噪声则与阻抗 Z = 2πfL 成正比，因此降低回路电感对改善电源完整性至关重要。
串扰性能的评估主要通过功率和串扰（PSXT）和电场幅度截面图（E-field magnitude cross section）进行分析。插入损耗的频域曲线用于评估信道的抖动传递函数（jitter transfer function, JTF），因为更平坦的宽带插入损耗曲线可减少频率相关的幅度和相位噪声畸变，这对 224 Gbps 以上的 SerDes 链路尤为关键。
在 90 GHz 奈奎斯特频率（Nyquist frequency）下，纳米集成过孔的宽带 PSXT 性能比标准过孔配置提高了约 40 dB。论文图 5 的电场幅度截面图显示，纳米集成过孔通过集成差分信号与 VSS 缝合结构显著降低了不必要的边缘场耦合（fringe-field coupling），并实现了强差分对内部耦合，从而进一步降低了噪声。与典型 CoWoS 过孔结构相比，串扰性能改善了约 80%。
这一串扰的显著降低具有重要的系统级意义：它允许在给定信噪比（SNR）下使用更小的信号-信号间距（signal-signal pitch），从而进一步提高 I/O 密度；同时，由于接收端（RX）噪声分量被大幅降低，系统噪声的注入与接收（egress and ingress）也得到改善，有助于抑制系统级噪声和潜在的腔体谐振（cavity resonance）或高阶模式传播。
插入损耗性能在约 30 GHz 以上表现出显著改善。在 30 GHz 以下，纳米集成结构由于集成 VSS 配置带来的较高电容而显示出一定的插入损耗退化；但在 30 GHz 以上，该结构凭借改善的场约束和更小的回路电感，呈现出比标准过孔更平坦的宽带传递函数。对于 224 Gbps 以上的 SerDes 应用，更平坦的宽带插入损耗曲线直接改善了信道的抖动传递函数。
宽带回波损耗性能因纳米集成过孔固有的对称性、严格控制的阻抗和电平衡而显著改善。在 56 GHz 处回波损耗改善约 83%，在 90 GHz 处改善约 107%。
差模到共模转换（SCD21）主要由导体和回流路径几何结构的不对称引起。纳米集成过孔设计将信号回流与信号导体紧密集成，提供了优异的宽带性能。在引入 25% 的 P-N 铜镀层不对称性偏差后，该结构在 56 GHz 奈奎斯特频率下的 SCD21 模式转换性能仍保持在约 −52.8 dB 的稳健水平，显示出对制造工艺偏差的良好容忍度。
集成 PWR/GND 排列的纳米集成过孔相比传统 PWR 和 GND 过孔阵列大幅降低了有效回路电感。回路电感从 12.85 pH 降低至 3.52 pH，降低了约 3.6 倍。论文图 11 显示，标准配置的 3.6 倍回路电感增加不仅提高了阻抗幅值，还展宽了阻抗带宽的不利影响；而纳米集成过孔提供了约 3 倍的宽带阻抗改善。
纳米集成过孔结构在实现上述信号与电源完整性性能提升的同时，将基板面积需求减少了约 18 倍，相比标准 PWR/GND 和 SIG/GND 过孔阵列尺寸大幅缩小。这为在紧凑空间中实现极高 I/O 密度提供了可能。
本研究表明，为满足 AI 计算需求，先进封装互连技术必须持续改进。在 CoWoS 先进封装尺寸不断缩小的趋势下，信号与电源完整性性能裕量极为宝贵。纳米集成过孔技术通过基本的结构创新降低了不必要的 RLC 寄生效应并提升了 I/O 密度。
降低回路电感对于满足现代 GPU 架构的 delta-I 需求至关重要。随着电压调节模块（VRM）技术从 PMIC 架构向集成电压调节器（IVR/PIVR）转变，传统 PDN 设计方法面临根本性挑战——被动电容被主动电流取代，降低回路电感成为设计成功的关键。纳米集成过孔技术通过减小一阶回路电感实现了 PDN 阻抗性能超过 3 倍的改善。
论文最后强调，纳米集成过孔技术在 RLC 性能方面取得了显著改善，并将互连“占位面积”缩小了约 18 倍，从而允许在实现极端 I/O 密度的同时获得显著的信号完整性和电源完整性性能增益。
本研究的亮点主要体现在以下方面：第一，提出了一种新型的紧凑型过孔结构，将差分信号与 VSS 缝合集成，在实现约 80% 串扰改善的同时将面积需求缩小约 18 倍；第二，在 90 GHz 奈奎斯特频率下取得约 40 dB 的 PSXT 改善，有利于 224 Gbps 以上 SerDes 应用和 PAM-6/PAM-8 等高阶调制方案；第三，通过 3.6 倍的回路电感降低实现了 PDN 阻抗 3 倍以上的宽带改善，适用于 IVR/PIVR 架构的未来 GPU 电源设计；第四，该结构在故意引入 25% 铜镀层不对称性的情况下仍保持 −52.8 dB 的 SCD21 模式转换性能，展示了良好的制造容差能力。
论文还对比了传统 CoWoS 系列封装的演进趋势，指出 CoWoS-S 和 CoWoS-R 等第一代 BEOL/RDL 2.5D 互连方案正在迅速过时，而 CoWoS-L 等更复杂的互连技术需要约 8–12 层 RDL 才能满足严格的信号与电源完整性布线要求。相比之下，多层硅核基板作为传统 2.5D 封装的替代方案，无需独立中介层即可实现芯粒间高密度直接布线，缩短互连长度，降低寄生效应，改善电源传输。这为芯片-封装协同设计提供了新的技术路径。