本文旨在介绍一项关于碳化硅（SiC）互补金属氧化物半导体（CMOS）器件设计优化的最新研究。这项研究由来自阿肯色大学电气工程与计算机科学系的 Pengyu Lai、Hui Wang、Kevin Chen、H. Alan Mantooth 以及 Zhong Chen 共同完成。研究成果以题为“Design Optimizations of Micrometer SiC CMOS Devices for High-Temperature IC Applications”的论文形式，发表于 IEEE Transactions on Electron Devices 期刊 2025 年 9 月出版的 第 72 卷第 9 期。

这项研究的学术背景源于对适用于极端环境电子器件的迫切需求。第一代半导体材料，如硅（Si），其器件和集成电路（IC）在高温、辐射、高功率和高压等恶劣环境下的应用已接近极限。碳化硅（SiC）因其优异的材料特性，如低漏电流、高热导率、化学稳定性和抗辐射性，成为应对这些挑战的理想候选材料。因此，多种SiC基CMOS工艺被开发出来，以期提升集成电路的工作温度。然而，尽管SiC CMOS器件已被成功制备，且基于SiC的集成电路也已被提出，但针对SiC CMOS器件的通用设计准则尚未被系统地探索。对于传统的硅基CMOS器件，设计窗口（design window）方法已被广泛研究，用于展示在给定最小栅极长度和电源电压下，栅氧化层厚度和沟道掺杂浓度等参数的设计裕度。针对SiC CMOS，目前缺乏类似的理论指导，并且现有的许多SiC CMOS工艺参数（如较厚的栅氧化层）可能并非最优，导致器件存在严重的短沟道效应（short channel effect， SCE）、高亚阈值摆幅（subthreshold swing， SS）和低导通电流等问题。本研究的核心目标正是提出适用于微米级SiC CMOS器件的通用设计准则，特别是建立1微米和0.5微米工艺的设计窗口，阐明关键工艺参数（如沟道掺杂浓度、栅氧化层厚度）与器件性能（如工作电压、阈值电压、SCE、SS、导通电流）之间的权衡关系，并通过实验和仿真验证其有效性，以推动SiC CMOS技术向大规模集成和高性能方向发展。

研究的详细工作流程遵循一个从理论建模到实验验证，再到设计拓展的系统性路径，主要包含四个阶段。

第一阶段：理论建模与设计窗口构建。 这是研究的基础，研究人员并未进行新的物理实验，而是基于经典的MOSFET器件物理方程，构建了一个描述SiC CMOS器件性能参数与工艺参数关系的理论模型。研究明确了关键参数：工艺参数包括沟道掺杂浓度、栅氧化层厚度、源漏结深和最小栅长；器件参数包括电源电压、阈值电压、导通电流、短沟道效应和亚阈值摆幅。他们重点推导了这些参数之间的定量关系，例如，利用公式定义了穿通电压、最大栅压、阈值电压、饱和电流、SCE限制条件和SS模型。特别地，他们为SiC材料特性（如掺杂剂不完全电离、高界面态密度）调整了模型参数，例如阈值电压公式中考虑了费米势修正和固定/界面电荷的影响。基于这些模型，研究核心成果是首次提出了针对1微米栅长的4H-SiC CMOS器件的设计窗口。该窗口以沟道掺杂浓度为横轴，栅氧化层厚度为纵轴，通过计算和绘制不同限制条件的边界曲线（如由最大栅氧化层电场决定的栅氧厚度下限、由SCE和SS要求共同决定的上限），定义了一个允许的工艺参数区域。分析表明，为了将SS控制在400 mV/dec以内，建议的掺杂浓度范围为6e16至5e17 cm^-3，栅氧化层厚度建议在25至38 nm之间。研究还同时分析了电路性能（延迟和功耗）与器件参数（如载流子迁移率、阈值电压）的关系，建立了从器件设计到电路性能的桥梁。

第二阶段：实验验证与特性表征。 为了验证上述理论设计窗口，研究团队对三种采用不同1微米SiC CMOS工艺制备的样品（记为Sample 1， Sample 2， Sample 3）以及两个硅基对比样品（Sample 4， Sample 5）进行了全面的电学表征。研究对象的样本量具体为：对于每种工艺的器件，测试了不同栅长和宽度的分立NMOS和PMOS晶体管；对于电路，测试了基于这些工艺制备的四级缓冲链（buffer chain）电路。实验方法为标准半导体器件测试。研究人员使用精密源测量单元（SMU）测量了晶体管在25°C至300°C温度范围内的电流-电压特性曲线，从中提取了阈值电压、亚阈值摆幅、导通电流、穿通电压等关键参数，并特别分析了这些参数随温度和栅长的变化（即SCE评估）。对于缓冲链电路，他们使用函数发生器和栅极驱动器提供输入信号，利用示波器测量输入输出波形以提取每级传播延迟，同时使用高精度电流表测量电路工作电流以计算功耗。这一阶段的特殊之处在于进行了宽温区（25-300°C）测试，这是评估SiC器件高温应用潜力的关键。数据分析主要通过直接比较提取的参数与理论预测进行，例如，将测得的阈值电压、SS与模型计算值对比，将不同工艺参数（对应不同样本）的器件性能置于理论设计窗口中进行评估。

第三阶段：结果分析与现有器件问题讨论。 基于详细的实验结果，研究逐一呈现并分析了主要发现。首先，实验数据证实了理论设计窗口的有效性。例如，Sample 1和Sample 2由于工艺参数（特别是较厚的栅氧化层）位于设计窗口之外，表现出更强的SCE和更高的SS（例如Sample 1和2的SS远高于硅基器件）。而Sample 3的参数更接近设计窗口，其SS约为420 mV/dec，与预测相符。其次，研究揭示了当前SiC CMOS器件的三个主要挑战：1) 工艺参数非最优：许多已报道工艺的栅氧化层过厚，导致SCE和SS恶化，并限制了电路速度。建议采用更薄的栅氧（25-38 nm）。2) 低导通电流：尤其是PMOS，由于低沟道迁移率、高阈值电压和显著的接触电阻所致。高界面态密度进一步恶化了SS。3) NMOS与PMOS阈值电压严重失配：这给电路设计（如噪声容限）带来了困难。报告也指出了潜在的改进方向，如采用POCI3退火或非晶面工艺降低界面态、改进P型欧姆接触金属化方案、通过沟道反型掺杂调节阈值电压等。另一方面，研究的一个重要发现是：与硅基器件相比，SiC CMOS器件和电路在高温下性能退化更小。例如，SiC缓冲链的传播延迟随温度升高略有下降（因导通电流增加），而硅基电路的延迟显著增加；这强有力地证明了SiC在高温应用中的优势。

第四阶段：设计准则拓展与仿真验证。 为了展示所提出设计方法的普适性和前瞻性，研究进一步将理论模型应用于更先进的0.5微米SiC CMOS器件设计。他们构建了对应的设计窗口，假设结深为0.1微米，并采用N型多晶硅栅用于NMOS、P型多晶硅栅用于PMOS以降低阈值电压。分析指出，为实现5V电源电压，栅氧化层厚度需薄至12.5 nm，且为控制SCE和SS，掺杂浓度需提高至约2e17 cm^-3。然而，模拟结果显示，在此参数下NMOS和PMOS的阈值电压与电源电压之间裕度很小，严重限制了驱动能力和速度。因此，研究得出结论：实现高性能0.5微米SiC CMOS需要降低栅氧界面电荷并引入轻掺杂漏极（LDD）设计。为验证该设计窗口，研究团队采用了一种新颖的仿真验证方法：他们使用Synopsys Sentaurus技术计算机辅助设计（TCAD）软件进行了仿真。他们通过SProcess构建器件结构，并在SDevice中实施了包含不完全电离模型、多种散射机制的迁移率模型、固定氧化物电荷以及SiC/SiO2界面陷阱在内的详细物理模型。仿真模拟了不同沟道掺杂和栅氧厚度下器件的性能，结果（如不同栅长下的导通电流变化）与设计窗口的预测一致，确认了特定参数组合（Na=2e17 cm^-3， Tox=12.5 nm）在短沟道控制和驱动能力之间的最佳折中，从而有效验证了所提出的0.5微米设计指南。

本研究的结论具有多层次的意义。从科学价值角度看，它首次系统地将成熟的硅基CMOS器件设计理论（如缩放理论、设计窗口方法）成功迁移并适配到宽禁带半导体SiC材料上，建立了考虑SiC特殊物理特性（如高界面态、不完全电离）的定量设计框架。这填补了SiC CMOS领域通用设计准则的空白。从应用价值角度看，该研究为SiC CMOS工艺开发和器件优化提供了直接、实用的指导。提出的设计窗口能帮助工程师在工艺设计之初就规避明显的性能陷阱，在SCE、SS、驱动能力和工作电压之间取得平衡，加速高性能、高可靠性的SiC集成电路（特别是用于高温、恶劣环境的IC）的开发进程。

本研究的亮点突出体现在以下几个方面：重要发现：明确了当前微米级SiC CMOS器件性能受限的主要根源（过厚栅氧、高界面态等），并通过高温测试数据有力证实了SiC集成电路相比硅基在高温环境下性能退化更小的显著优势。方法新颖性：研究工作的核心创新在于首次为SiC CMOS器件创建了基于物理模型的设计窗口方法论，并系统性地将其应用于1微米和0.5微米两个技术节点。同时，结合了实验测试（多工艺样本、宽温区）和先进的TCAD仿真（包含精细的SiC物理模型）进行交叉验证，研究路径严谨且完整。研究对象的特殊性：聚焦于极具应用前景但设计理论尚不成熟的宽禁带半导体SiC的CMOS技术，针对其高温集成电路应用这一明确目标，研究具有明确的针对性和前沿性。

此外，论文中还包含了其他有价值的内容，例如对SiC CMOS发展历程的简要回顾（Table I总结了近期发表的SiC CMOS工艺及其关键参数），以及对电路性能（延迟、功耗）与器件参数关系的详细推导，这有助于读者理解从器件级优化到电路级性能提升的完整链条。文中也坦率讨论了现有技术方案的局限性（如POCI3退火可能带来的阈值电压迟滞和偏置温度不稳定性问题），体现了研究的客观性和对未来工作的展望。这项研究为SiC CMOS技术的发展提供了重要的理论基石和实用的设计工具。