清华大学集成电路学院杜依薇、唐建石等研究团队在《Advanced Materials》期刊2024年第36卷发表了一项突破性研究，题为《Monolithic 3D Integration of Analog RRAM-Based Computing-in-Memory and Sensor for Energy-Efficient Near-Sensor Computing》。该研究通过三维单片集成技术（Monolithic 3D Integration, M3D）实现了光传感器阵列、模拟存内计算（Computing-in-Memory, CIM）单元与硅基CMOS逻辑电路的一体化整合，提出了一种名为”M3D-SAIL”的新型近传感计算（Near-Sensor Computing, NSC）架构。

学术背景

在物联网（IoT）时代，传统计算架构面临传感节点数据激增带来的传输带宽和能效挑战。NSC架构通过将计算单元靠近传感器布置，可大幅降低数据传输延迟与能耗。现有方案多采用二维平面集成或硅通孔（TSV）三维堆叠，但受限于芯片面积或TSV密度。本研究创新性地采用基于超密度层间通孔（ILV）的M3D技术，结合铟镓锌氧化物场效应晶体管（IGZO-FET）和氧化铪/氧化钽电阻式存储器（HfO₂/TaOₓ RRAM），实现了传感-计算-控制的全功能垂直集成。

研究流程与技术方法

1. 芯片架构设计
   M3D-SAIL采用三层结构：

   • 第一层：130nm硅基CMOS工艺制备的控制逻辑与外设电路
     
   • 第二层：1Kbit 1T1R（一晶体管一电阻）模拟CIM阵列，包含IGZO-FET和RRAM单元
     
   • 第三层：IGZO-FET光传感器阵列，支持405-650nm可见光感知
     

2. 核心器件制备

   • IGZO-FET：采用原子层沉积（ALD）工艺精确控制In:Ga:Zn=2:1:1的化学计量比，实现迁移率18 cm²/V·s、开关比>10⁷的特性
     
   • RRAM：HfO₂/TaOₓ双层结构设计，8nm HfO₂作为阻变层，45nm TaOₓ作为热增强层，展示32个可编程导电态（5bit精度）
     
   • 光传感器：射频溅射制备IGZO通道，通过调节氧空位浓度增强光响应
     

3. 制造工艺创新
   采用后端工艺兼容（BEOL-compatible）的低温制程：

   • 在CMOS晶圆上依次沉积IGZO-FET（250℃ ALD）和RRAM
     
   • 通过80nm Al₂O₃钝化层保护器件
     
   • 三维堆叠中ILV密度达10⁴ TB/s/mm²的片上带宽
     

4. 系统级验证
   以视频关键帧提取为应用场景，部署ResNet18卷积神经网络：

   • 使用ChokePoint数据集（60,507训练帧/13,485测试帧）
     
   • CIM阵列实现矩阵-向量乘法（MVM）的并行计算
     
   • 数据预处理能耗相比GPU降低80.6倍
     

主要研究成果

1. 器件性能

   • 1Kbit CIM阵列实现>10倍的HRS/LRS窗口，耐久性>10⁶次，125℃下保持>10⁴秒
     
   • 光传感器在-1V栅压下，对RGB三色光响应度达μA量级
     

2. 系统效能

   • 关键帧分类准确率96.7%（对比GPU的97.3%）
     
   • 相比二维方案：能耗降低31.5倍，计算速度提升1.91倍
     
   • 帧处理速率达40fps，满足实时视频分析需求
     

3. 技术突破

   • 首次实现传感-CIM-CMOS的M3D全集成
     
   • IGZO-FET兼具RRAM驱动与光传感双功能
     
   • 采用ALD工艺实现器件均匀性（100个FET阈值电压偏差%）
     

科学价值与应用前景

该研究为边缘计算提供了革命性硬件方案：
1. 理论创新：证实氧化物半导体器件在三维集成系统中的多功能协同机制
2. 工程价值：BEOL兼容工艺为晶圆厂提供可量产的NSC技术路线
3. 应用场景：适用于智能安防（人脸识别）、自动驾驶（实时图像处理）等低功耗IoT领域

研究亮点

1. 多学科交叉创新：融合半导体器件（IGZO-FET）、新型存储器（RRAM）、三维集成技术
   
2. 全栈优化：从材料（HfO₂/TaOₓ界面工程）、器件（背栅IGZO设计）到系统（ResNet18映射算法）的协同优化
   
3. 基准性能突破：在能效比（8058 GOPS/W）和延迟（2.08μs/帧）指标上建立新标杆
   

这项研究通过M3D集成技术，为解决物联网时代”数据洪流”挑战提供了硬件基础，其工艺兼容性预示着该架构有望快速实现产业化落地。未来可通过扩展CIM阵列规模（如1Mb以上）和引入多波长传感器进一步提升系统性能。