陈卓君等学者在《Solid State Electronics》期刊上发表的题为“A compact LDMOS DDSCR for HV ESD protections with high robustness and reliability”的研究论文，针对高压集成电路中的静电放电（ESD）保护难题，提出并验证了一种具有高鲁棒性和可靠性的新型紧凑型横向双扩散金属氧化物半导体双方向可控硅（LDMOS-DDSCR）器件。该研究成果对于提升功率管理集成电路、LED/LCD驱动器及汽车电子等高电压应用场景的可靠性具有重要的科学与工程价值。

一、 作者、机构与发表信息

本项研究的主要作者包括陈卓君（通讯作者）、路文钊、吴明、彭伟、胡媛媛、李波、曾昀和金湘亮。作者单位分别为湖南大学物理与微电子科学学院（陈卓君等）和湖南师范大学物理与电子科学学院（金湘亮）。该研究论文于2019年在线发表于《Solid State Electronics》期刊（第161卷，文章编号107640）。

二、 研究背景与目标

随着功率集成电路（IC）的快速发展，对高压（HV）器件的静电放电保护能力提出了更高要求。LDMOS嵌入可控硅（LDMOS-SCR）结构因其单位面积电流处理能力强、漏电流小等优点，被广泛用于高压ESD保护。然而，传统的LDMOS-SCR存在两个主要问题：其一，其强回滞（snapback）特性导致触发电压（Vt1）过高、维持电压（Vh）过低，可能引发闩锁效应；其二，它是单向器件，为实现双向ESD保护通常需要堆叠两个器件，导致芯片面积增加并引入额外寄生效应。此外，功率IC工作温度通常较高，但针对LDMOS-SCR器件在不同温度下的ESD性能变化研究却鲜有报道。

因此，本研究旨在设计一种新型的、结构紧凑的双向LDMOS-DDSCR器件，以同时实现较低的触发电压、较高的失效电流（It2），并确保其在高温环境下仍保持高鲁棒性和可靠性，从而为高压集成电路提供一种高效、可靠的ESD保护解决方案。

三、 详细研究流程

本研究遵循了从器件设计、仿真验证、流片制造到实验测试与分析的完整流程。

1. 器件设计与原理分析 研究首先基于传统的LDMOS-DDSCR结构进行改进。传统结构在阳极和阴极之间包含一个浮置的N+区。本研究的核心创新在于，将该浮置N+区替换为三个电学连接的区域：P+、N+和P+（如图1(b)所示）。这一结构改动引入了两个关键部分： * 两个寄生二极管（D1, D2）：由新增的P+区和深N阱（Nwell）形成。 * 两个寄生P沟道MOSFET（P1, P2）：由新增的P+区、Nwell和Pwell构成，其栅极分别连接到阳极和阴极。

通过Sentaurus TCAD软件进行的二维器件仿真，深入分析了改进后器件的内部工作机制。仿真采用了包含高场饱和、雪崩、热载流子、俄歇复合、载流子-载流子散射等物理模型，以准确模拟ESD事件下的高场强和高温条件。仿真使用上升时间10 ns、脉宽100 ns的类TLP（传输线脉冲）脉冲激励，等效于人体模型（HBM）应力。

2. 机理验证与性能仿真 研究通过TCAD仿真，重点验证了所提出的器件在降低触发电压和提升失效电流两方面的机理： * 降低触发电压（Vt1）的机理：当ESD应力施加时，寄生PMOS管P2（其栅极接阴极，源极浮空）的沟道会形成弱反型层而导通。这使得更多电流可以更容易地流过反向偏置的Nwell/Pwell结，从而在Pwell电阻（Rpw）上产生更大的压降（Vrpw）。该压降使得NPN晶体管（T2）的基极-发射极更快达到开启电压，进而促使由T1（PNP管）和T2构成的SCR更早开启，形成正反馈的低阻放电通路，最终降低了整体触发电压。图3所示的空穴电流密度分布仿真图证实了P2沟道在触发前发生反型，验证了这一机理。 * 提升失效电流（It2）的机理：在改进结构中，新增的寄生二极管D1在初始阶段会阻挡表面电流，迫使电流流向器件更深的位置（如图4(b)所示）。这分散了电流路径，扩大了电流流通的横截面积，从而改善了热耗散能力。电热耦合仿真进一步证实了这一点：如图5所示，传统LDMOS-DDSCR的热点（最大晶格温度560K）主要集中在反向偏置的Nwell/Pwell结处；而改进后的LDMOS-DDSCR的热点被分散到四个区域，且主要结区的最高温度降至445K（图6）。更好的热分布意味着器件能够承受更高的功率密度，因此具有更高的电流处理能力和失效电流。

3. 器件制造与实验测试 为了验证仿真结果，研究团队在0.5微米（1层多晶硅，2层金属）18V高压CDMOS工艺线上制造了传统和改进型两种LDMOS-DDSCR器件，器件宽度均为50微米。 * 传输线脉冲（TLP）测试：使用上升时间10 ns、脉宽100 ns的TLP脉冲对器件进行ESD性能表征。测试获得了器件的完整I-V特性曲线，并提取了触发电压（Vt1）、维持电压（Vh）、失效电流（It2）和导通电阻（Ron）等关键参数。 * 极快传输线脉冲（VF-TLP）测试：使用上升时间0.1 ns、脉宽10 ns的VF-TLP脉冲进行测试，以模拟充电器件模型（CDM）应力，验证器件在快速ESD事件下的稳定性。 * 温度特性测试：为了评估器件在高温环境下的可靠性，研究对改进的LDMOS-DDSCR进行了25°C至125°C温度范围内的TLP测试。这是本研究的一个重要且新颖的实验环节，旨在验证器件在实际高温工作条件下的性能。

4. 数据分析流程 研究通过对比传统器件与改进器件的TLP/VF-TLP测试数据，量化了性能提升。同时，通过改变改进器件中关键尺寸S2（新增P+区之间的距离）的长度，测试并分析了其对维持电压的影响。此外，引入了一个品质因数（FOM） 来综合评价ESD保护器件的性能：FOM = (Vh * It2) / (Vt1 * S)，其中S为器件总面积。通过计算和对比FOM值，客观评估了所提出器件的综合优势。最后，对温度测试数据进行了分析，总结了关键参数（Vt1, Vh, It2）随温度变化的趋势。

四、 主要研究结果

实验测量结果充分证实了改进设计的优越性，并与仿真分析的机理高度吻合：

1. ESD鲁棒性显著提升：与传统LDMOS-DDSCR相比，改进器件的失效电流（It2）从2.00 A大幅提升至4.02 A，增幅达101%。同时，触发电压（Vt1）从44.28 V降低至39.76 V。导通电阻（Ron）也从2.64 Ω略微降低至2.21 Ω。所有这些性能提升在没有牺牲任何版图面积的前提下实现。
2. 维持电压可调：通过调整结构参数S2的长度，可以灵活调节改进器件的维持电压。如图8所示，当S2从2.0微米增加到3.0微米时，维持电压从6.31 V升高到7.54 V。这有助于在降低触发电压的同时，避免维持电压过低引发的闩锁风险。重要的是，提高维持电压并未导致失效电流下降。
3. 综合性能指标领先：如表1所示，计算得到的品质因数（FOM）表明，改进的LDMOS-DDSCR（S2=3.0 μm时FOM为0.59）远高于传统器件（FOM=0.32），也优于文献[11,12,14]中报道的其他类似器件。其单位面积放电能力（It2/Area）达到3.35 mA/μm²，显示出极高的面积效率。
4. VF-TLP测试验证高速性能：VF-TLP测试结果（图9）显示，改进器件在CDM模型应力下同样表现出更低的触发电压和更高的失效电流，证明了其在快速ESD事件下的稳定性。
5. 优异的温度可靠性：温度测试结果（图10，表2）是本研究的一大亮点。实验发现，在25°C至125°C范围内：
   • 触发电压随温度升高而略微下降（从39.76 V降至36.81 V）。这得益于寄生PMOS管的阈值电压|Vthp|随温度升高而降低，进一步辅助了器件触发。
   • 维持电压随温度升高而增加（从6.31 V升至7.28 V）。这是一个非常理想的现象，表明器件在高温下更不易发生闩锁，可靠性更高。
   • 失效电流在高温下保持稳定，始终高于4 A，意味着其能承受超过6000V的HBM测试等级。
   • 漏电流在125°C高温下仍维持在较低水平（<10⁻⁷ A），满足实际应用要求。TCAD仿真结果（图11）与TLP实测趋势一致，进一步验证了温度特性的内在机理。

五、 研究结论与价值

本研究成功设计、仿真、制造并测试了一种新型紧凑型LDMOS-DDSCR器件。通过将传统结构中的浮置N+区替换为电学连接的P+/N+/P+区，巧妙地引入了寄生二极管和寄生PMOS管。这一改进通过辅助触发机制降低了触发电压，并通过分散电流路径、改善热分布显著提升了失效电流和抗热失效能力。

该研究的科学价值在于深入揭示并验证了一种通过结构微调来协同优化LDMOS-SCR类器件多项ESD关键参数（触发电压、维持电压、失效电流）的物理机制，特别是寄生MOS管在触发中的作用以及结构改变对电流分布和热行为的影响规律。

其应用价值尤为突出：该器件提供了一种无需额外工艺修改或掩模、也无需外部触发电路的高效、紧凑、双向高压ESD保护解决方案。它不仅实现了高鲁棒性（高It2）和高可靠性（优良的高温特性），还具备维持电压可调的设计灵活性。因此，该器件非常适合于对面积、可靠性和性能有苛刻要求的高压功率集成电路，如汽车电子、电源管理芯片等领域的ESD保护设计。

六、 研究亮点

1. 结构创新与高性能：提出了一个简单而有效的结构改进方案，在未增加面积的前提下，同时实现了触发电压的降低和失效电流的大幅提升（翻倍），综合性能指标（FOM）领先。
2. 机理阐释深入：综合利用TCAD电学仿真和电热仿真，从载流子输运和热分布两个维度，清晰、深入地阐释了性能提升的内在物理机理，使设计有坚实的理论支撑。
3. 全面的可靠性验证：超越了常规的室温测试，系统性地开展了宽温度范围（25-125°C）的ESD性能测试，证明了器件在高温环境下的稳定性和可靠性，这是以往许多相关研究未充分涉及的，使得研究成果更贴近实际应用场景。
4. 兼顾CDM模型保护能力：通过VF-TLP测试验证了器件对快速ESD事件的防护能力，评估更为全面。
5. 设计灵活：通过调整尺寸S2，可以在一定范围内调节维持电压，为电路设计者提供了优化闩锁免疫能力的自由度。

七、 其他有价值内容

研究得到了中国国家自然科学基金、中央高校基本科研业务费、湖南省自然科学基金及长沙市科技计划等多个项目的资助，体现了该研究受到学术界的重视。此外，论文提供了详细的器件剖面图、等效电路图、仿真结果分布图以及大量的实验数据图表，使得研究过程与结论清晰、可信，具有很高的可重复性与参考价值。