基于二维半导体的RISC-V 32位微处理器
——突破后硅时代集成电路的关键里程碑

一、作者、机构及发表信息

该研究由复旦大学微电子学院、张江复旦国际创新中心及绍兴实验室的团队完成，通讯作者为Bao Wenzhong与Zhou Peng。主要作者包括Ao Mingrui、Zhou Xiucheng等15位研究人员（含3位共同一作）。研究成果发表于Nature期刊，在线发布日期为2025年，论文标题为《A RISC-V 32-bit microprocessor based on two-dimensional semiconductors》。

二、学术背景与研究动机

科学领域：本研究属于新型半导体材料与集成电路设计交叉领域，聚焦二维（2D）半导体在超大规模集成电路（VLSI）中的应用。

研究背景：传统硅基半导体受限于物理极限，面临漏致势垒降低（Drain-Induced Barrier Lowering）、界面散射导致的迁移率下降等问题。二维半导体（如MoS₂）因其原子级厚度、优异静电控制能力，被视为后硅时代的潜在替代材料。尽管既往研究已实现晶圆级二维材料生长和高性能单管器件，但集成规模受限（仅数百晶体管），距实际应用差距显著。

研究目标：开发基于MoS₂的完整RISC-V架构微处理器，解决二维半导体在工艺协同优化（Process Co-optimization）、电路设计及系统集成中的核心挑战，验证其工业化潜力。

三、研究方法与技术路线

研究分为四个核心环节：

1. 晶圆级MoS₂薄膜制备与工艺开发
- 材料生长：采用氧化铝衬底与MoO₃/氧化石墨烯海绵混合源，在700°C硫蒸气环境下生长4英寸均匀MoS₂薄膜（厚度3原子层）。
- 器件工艺：
- 前道工艺（FEOL）：通过光刻定义源漏（Au电极）、氧等离子体刻蚀隔离沟道，原子层沉积（ALD）沉积1 nm SiO₂/16 nm HfOₘ双层栅介质。
- 阈值调控创新：利用金（Au）与铝（Al）栅电极的功函数差异，分别实现驱动管（增强型）与负载管（耗尽型）的阈值电压（Vth）匹配，替代传统离子注入掺杂。
- 后道工艺（BEOL）：采用4层金属互连（M0-M3）与Ti/Au/Ti通孔，兼容硅CMOS技术。

2. 标准单元库与电路设计
- 逻辑单元开发：构建含25种逻辑门的标准单元库（PDK），包括与非门（NAND）、或非门（NOR）及复杂组合逻辑（如AOI/OAI）。
- 负载匹配优化：通过噪声容限测试（图3a-b）筛选18种实用逻辑单元，确保单级逻辑门驱动能力（最大负载10 pF）。

3. RISC-V微处理器（RV32-Wuji）设计与验证
- 架构设计：基于开源SERV RISC-V核心，采用32位串行数据路径，降低静态功耗。核心模块包括算术逻辑单元（ALU）、寄存器文件接口（RegFile_IF）及状态机控制器（图5a）。
- 功能验证：通过电子设计自动化（EDA）工具完成物理设计，流片后测试指令集（37条RV32I指令）与运算功能（如加法“1946+25=1971”）。

4. 性能测试与良率分析
- 晶体管良率：99.92%（7,000晶体管批次测试）。
- 电路良率：8位移位寄存器（144晶体管）良率71%，64位（1,152晶体管）降至7%，限制因素为实验室级洁净间环境。
- 功耗表现：1 kHz频率下功耗0.43 mW，最大延迟171 μs（17级逻辑路径）。

四、主要研究成果

1. 全球首款二维半导体RISC-V微处理器：集成5,900个MoS₂晶体管，支持完整32位指令集，首次实现二维集成电路从单管到系统级的跨越。
   
2. 工艺创新：
   
   • 通过栅金属功函数调控Vth，避免损伤性离子注入（Extended Data Fig. 2）。
     
   • 机器学习辅助的工艺-性能关联分析（Extended Data Fig. 1a），优化晶圆级制造流程。
     
3. 电路设计突破：提出适用于N型二维晶体管的负载-驱动匹配策略（图2f-h），逆变器增益达760，噪声容限0.5 V（99.77%良率）。
   

五、结论与价值

科学价值：
- 证明二维半导体可支撑复杂数字系统，打破集成规模瓶颈。
- 为后摩尔时代集成电路提供新材料体系与设计范式。

应用前景：
- 适用于边缘计算（Edge Computing）、智能传感等低功耗场景。
- 推动二维半导体从实验室走向工业化，与硅基技术兼容（如三维异质集成）。

六、研究亮点

1. 规模突破：相比此前二维电路（如1位加法器），晶体管数量提升一个数量级。
   
2. 方法创新：栅金属调制Vth、机器学习工艺优化等原创技术。
   
3. 全流程验证：涵盖材料生长、器件制造、电路设计至系统测试，为领域提供完整技术路线。
   

局限性：当前工艺良率与硅基量产仍有差距，需开发短沟道CMOS架构以释放二维材料潜力。

（全文约1,800字）