这篇文档属于类型a，是一篇关于基于YOLOv8的舰船目标检测及嵌入式实现的原创性学术研究。以下是详细的学术报告：

主要作者及机构

该研究的作者是刘镇源，指导教师为侯彪教授（西安电子科技大学人工智能学院）。研究以硕士学位论文形式提交至西安电子科技大学，完成时间为2024年4月。

学术背景

研究领域为计算机视觉与嵌入式系统的交叉学科，聚焦光学遥感图像中的旋转边界框（oriented bounding boxes, OBB）目标检测。光学遥感卫星图像具有分辨率高、目标方向任意性、密集分布和小目标占比大等特点，传统水平边界框（horizontal bounding boxes, HBB）检测方法存在定位不准和漏检问题。同时，边缘设备（如卫星、无人机）对模型功耗和实时性要求严苛。因此，研究旨在解决两个核心问题：
1. 如何提升旋转边界框检测在密集、小目标和长宽比极端场景下的精度；
2. 如何将改进后的深度学习模型高效部署至资源受限的嵌入式平台（如FPGA）。

研究流程与方法

研究分为三个主要阶段，具体流程如下：

1. 低功耗嵌入式加速平台设计

研究对象：Xilinx Zynq UltraScale+ MPSoC ZCU102开发板（含ZU9EG芯片）。
方法：
- 硬件设计：通过Vivado工具构建包含深度学习处理单元（DPU）的硬件系统，采用模块化设计划分PS（处理系统）和PL（可编程逻辑）部分，优化时钟频率和DDR内存访问。
- 软件环境：基于PetaLinux创建嵌入式Linux系统，集成Vitis AI框架，支持模型量化与编译。
- 低功耗优化：通过动态电压频率调整（DVFS）和硬件资源复用技术，将系统功耗降低至11.3W（对比未优化前降低23%）。
创新点：提出基于地址复用技术的异构计算方案，通过PS与PL共享内存减少数据搬运开销。

2. YOLOv8-OBB模型改进

数据集：HRSC2016（含1,061张舰船图像）、FGSD（3,865张）和SDR-9（9类舰船）。
改进方法：
- C2F_DWR模块：将原YOLOv8的C2F模块中Bottleneck替换为深度可分离残差（Depthwise Residual, DWR）结构，提升密集目标检测能力，浮点运算量仅增加0.66%（243.5→245.1 GFLOPs）。
- 注意力机制：在Neck部分添加SIMAM（Simple, Parameter-Free Attention Module）注意力模块，通过能量函数增强特征区分度，抑制背景噪声。
- LSKBlock：在Backbone中引入大核卷积（Large Kernel Selection Block），通过动态选择5×5或7×7卷积核提升小目标检测性能。
训练策略：采用Mosaic数据增强和Task-Aligned Assigner样本分配策略，在HRSC2016上达到91.7% mAP50（较基线提升4.2%）。

3. 模型部署与边缘实现

量化与编译：使用Vitis AI对模型进行INT8量化，参数量从131.8 MB压缩至6.9 MB，精度损失仅1.3%。
部署方案：
- 主机程序：通过AXI总线控制数据流，利用DPU加速卷积运算。
- 性能优化：结合PS端ARM核与PL端FPGA并行计算，推理速度达23.095 FPS，延迟低于43ms。
实验结果：在ZCU102上实测功耗为15W，较GPU方案（如Jetson TX2）节能60%。

主要结果与逻辑关联

1. 硬件平台验证：低功耗设计使系统能效比提升至1.53 GFLOPS/W，为模型部署奠定基础。
   
2. 模型改进效果：在FGSD数据集上，改进模型的mAP50达89.4%（对比原YOLOv8-OBB提升3.8%），证明DWR和LSKBlock对密集和小目标的优化有效性。
   
3. 部署性能：量化后模型在SDR-9数据集上仍保持87.2% mAP50，且推理速度满足实时性要求，验证了Vitis AI框架在边缘计算的实用性。

结论与价值

科学价值：
- 提出融合DWR和动态大核卷积的轻量化目标检测架构，为旋转边界框检测提供新思路。
- 首次在Zynq MPSoC上实现旋转目标检测的端到端部署，推动FPGA在遥感实时处理中的应用。
应用价值：
- 可直接应用于卫星、无人机等边缘设备，提升舰船监测效率（如非法捕捞识别、军事侦察）。
- 开源代码与硬件设计文档（如Vivado工程）为后续研究提供可复现的基准。

研究亮点

1. 方法创新：C2F_DWR和LSKBlock的组合设计兼顾精度与效率，模型体积减少5.59%的同时提升检测性能。
   
2. 技术整合：首次将Vitis AI的量化工具链与异构计算地址复用技术结合，解决边缘设备内存带宽瓶颈。
   
3. 实测性能：23 FPS的实时检测速度与15W超低功耗，显著优于同类嵌入式方案（如树莓派+TensorRT仅5 FPS）。

其他价值

研究附录提供了完整的DPU配置参数（如卷积并行度IMAX=8）和功耗测试数据（表3.3），可作为FPGA加速器设计的参考标准。此外，消融实验（表4.4-4.6）验证了各模块的贡献度，为模型轻量化提供量化依据。