分享自:

基于SNN的穿戴设备心肌梗死分类器的VLSI架构

期刊:ieee transactions on circuits and systems—ii: express briefsDOI:10.1109/tcsii.2024.3355016

本文档属于类型a,即报告了一项原创性研究。以下是详细的学术报告:


研究的主要作者及机构
本研究由Rushik Parmar、Khushil Yadav、Gauraangi Anand和Gaurav Trivedi(IEEE会员)共同完成,他们均来自印度理工学院古瓦哈提分校(Indian Institute of Technology Guwahati)的电子与电气工程、机械工程及土木工程系。该研究发表于2024年6月的《IEEE Transactions on Circuits and Systems—II: Express Briefs》期刊,第71卷第6期,文章编号为3355016。

研究的学术背景
心肌梗死(Myocardial Infarction, MI)是一种冠状动脉阻塞导致的心脏异常,每年造成数百万死亡。MI的死亡率和致残率极高,因此不仅需要检测MI,还需确定阻塞位置以提供及时治疗。目前,心电图(ECG)是检测MI的主要工具,但手动分析多导联ECG耗时且复杂。尽管已有研究致力于开发用于检测心脏异常的穿戴设备,但这些研究主要基于软件实现,且未针对专用集成电路(ASIC)进行优化。本研究的目的是提出一种基于脉冲神经网络(Spiking Neural Network, SNN)的硬件架构,能够实时分类MI位置,并优化面积和功耗,使其适用于穿戴设备。

研究的工作流程
研究包括以下几个主要步骤:

  1. 特征提取模块
    本研究使用多导联ECG数据进行MI检测和分类。ECG信号中的异常主要集中在0-20 Hz频率范围内。为了提取这些特征,研究采用了离散小波变换(Discrete Wavelet Transform, DWT),并使用Mallat分解算法实现。DWT通过一系列高通和低通滤波器处理数据,并在每一级对输出进行下采样以减少冗余。为了进一步优化硬件资源,研究采用了整数Haar小波变换,直接通过输入函数估计系数,避免了乘法器和下采样电路。研究分析了第5级和第6级的详细系数,并提取了32个系数用于每个导联。最终,特征提取模块生成了256个系数,作为后续分类器的输入。

  2. 脉冲神经网络(SNN)分类器的实现
    分类器由两个线性层和两个基于泄漏积分点火(Leaky Integrate-and-Fire, LIF)神经元的SNN层组成。第一层为线性层,使用ReLU激活函数,输入特征向量为16位定点表示。第二层为SNN层,当膜电位超过阈值时生成1位脉冲。第三层为线性层,将64个1位脉冲特征向量减少为12个输出。第四层为SNN层,迭代计算25次,最终根据每个类别的最大脉冲数进行分类。这种设计减少了硬件资源需求,尤其是通过使用无乘法器的SNN层显著降低了面积和功耗。

  3. 硬件实现与验证
    研究首先在Python中验证了分类器的正确性,随后使用Verilog HDL实现,并在Xilinx Virtex-7 FPGA板上进行综合和测试。分类器在250 kHz频率下运行,总分类时间小于650毫秒,满足实时性要求。最后,研究采用SCL 180 nm体CMOS技术实现了ASIC设计,面积利用率为1.69 mm²,功耗为268.9 µW。

研究的主要结果
1. 分类性能
提出的分类器将ECG信号分为12类(包括健康状态和11种MI位置),平均准确率、灵敏度和特异性分别为99.90%、99.49%和99.94%。
2. 硬件性能
在FPGA实现中,分类器仅占用了2.48%的总资源。在ASIC实现中,分类器在1.98 V电压和250 kHz频率下功耗为268.9 µW,面积利用率为1.69 mm²。
3. 与现有方法的比较
与现有方法相比,本研究的分类器在准确率、F1分数、灵敏度和特异性方面均表现优异,且能够分类更多类别的MI位置。

研究的结论
本研究首次提出了一种基于SNN的硬件架构,用于实时分类MI位置。通过优化特征提取和分类器设计,研究显著降低了计算复杂度和硬件资源需求,使其适用于穿戴设备。该分类器在低功耗和低面积要求下实现了高精度分类,具有重要的应用价值。

研究的亮点
1. 创新性
首次提出基于硬件的MI位置分类器,使用SNN和优化的小波变换显著降低了硬件资源需求。
2. 高性能
分类器在准确率、灵敏度和特异性方面均达到99%以上,且能够在低功耗和低面积下实现实时分类。
3. 应用价值
该分类器适用于穿戴设备,能够为MI患者提供及时的检测和定位,具有重要的临床应用前景。

其他有价值的内容
研究还详细讨论了与现有方法的比较,展示了本分类器在硬件资源利用和分类性能方面的优势。此外,研究还提供了ASIC实现的芯片布局图,进一步验证了其可行性。


通过以上报告,可以全面了解本研究的背景、方法、结果及其在学术和应用领域的重要意义。

上述解读依据用户上传的学术文献,如有不准确或可能侵权之处请联系本站站长:admin@fmread.com