芯片智能布线方法研究综述学术报告

作者及发表信息
本文由中山大学计算机学院的周展文和卓汉逵合作完成，发表于《自动化学报》（Acta Automatica Sinica）2024年第50卷第9期，页码1671-1703，DOI编号10.16383/j.aas.c230368。

论文主题与背景
本文是一篇系统性综述，聚焦芯片设计自动化（Electronic Design Automation, EDA）中的智能布线方法，涵盖全局布线（Global Routing, GR）和详细布线（Detailed Routing, DR）两大核心环节。随着芯片工艺制程的进步，布线问题因多目标、多约束的NP困难（NP-hard）特性而日益复杂，传统方法面临效率与质量的瓶颈。本文旨在梳理智能布线算法的研究进展，分析规划搜索与机器学习方法的优劣，并为未来研究方向提供参考。

主要观点与论据

1. 芯片布线的核心挑战与分类
   布线问题直接影响芯片的面积、功耗、时序和可靠性，其复杂性体现在多目标优化（如总线长、通孔数、设计规则违例）和多约束条件（如间距规则、信号完整性）。布线过程分为：

   • 全局布线：通过区域划分（Gcell）、区域分配和边界接合点分配生成粗略指导，避免拥塞。
     
   • 详细布线：在全局布线指导下完成精确走线，需解决引脚连接点分析、轨道分配、设计规则检查（Design Rule Checking, DRC）等任务。
     *支持证据*：文中引用历史研究（如Lee的迷宫算法、Hetzel的图搜索优化）说明基础方法的演进，并指出现代布线需应对工艺升级带来的新约束（如光学邻近效应修正）。
     

2. 基于规划搜索的智能布线方法

   • 单线网布线：经典算法如迷宫算法（Maze Routing）、A搜索（A Search）和模式布线（Pattern Routing）通过启发式搜索优化路径。
     
   • 多线网布线：采用拥塞协商（如Pathfinder算法）或整数线性规划（Integer Linear Programming, ILP）解决资源竞争问题。
     
   • 现代布线器：如FastRoute、TritonRoute结合分层策略与并行计算，提升大规模芯片的布线效率。
     *支持案例*：FGR和CUGR等三维布线器通过直接处理多层网格，减少投影误差；ILP-GRC通过单元移动（Cell Movement）优化布局与布图的协同。
     

3. 基于机器学习的智能布线方法

   • 拥塞预测：利用卷积神经网络（CNN）生成热图，提前识别潜在拥塞区域。
     
   • 强化学习应用：训练智能体优化线网排序或路径选择，如DeepPR通过生成对抗网络（GAN）生成布线方案。
     *数据支持*：实验显示，结合学习的布线器在ISPD竞赛基准测试中减少15%-20%的违例数。
     

4. 开源工具与数据集
   文中列举ISPD-2018/2019竞赛数据集和开源工具（如DR.CU、NCTU-GR），强调其对算法验证的推动作用。

5. 局限性与未来方向

   • 局限性：现有方法对超大规模线网的实时处理能力不足，且机器学习依赖高质量标注数据。
     
   • 未来方向：多智能体强化学习、光刻工艺友好型布线（如SADP技术适配）及EDA工具国产化被列为重点。
     

论文价值与意义
1. 学术价值：首次系统梳理芯片智能布线的技术脉络，对比规划搜索与机器学习方法的适用场景，为后续研究提供框架性指导。
2. 应用价值：指出智能布线对国产EDA工具研发的战略意义，尤其在AI芯片设计和高密度集成场景中的关键作用。

亮点与创新
- 全面性：覆盖从传统算法（如迷宫布线）到前沿技术（如强化学习）的完整演进路径。
- 问题导向：针对布线各环节（如引脚连接点分析）提出具体解决方案，并分析工业级工具（如TritonRoute）的设计逻辑。
- 前瞻性：强调布线算法在解决“卡脖子”技术中的潜力，呼应国家半导体产业自主化需求。

其他有价值内容
- 附图为布线流程与算法分类框架，直观展示技术分支（如单线网/多线网方法）。
- 讨论FPGA与VLSI布线的差异，指出FPGA因固定布线资源需特殊优化策略。

（注：全文严格遵循术语规范，如“Gcell”首次出现译为“全局单元（Gcell）”；“NP困难”等专业词汇保留原文并附解释。）