由Zhong-Xin Wu, Yang Wang, Shuo-Xin Ji, Jun Deng和Zhen-Dong Tang共同完成的研究论文《弱回滞可控硅静电放电器件及其双回滞特性》，于2025年9月发表于学术期刊 IEEE Transactions on Device and Materials Reliability。所有作者均来自中国湖南省湘潭大学的物理与光电工程学院。本研究旨在应对先进半导体工艺下静电放电（ESD）防护设计中，传统硅控整流器（SCR）由于维持电压（Vh）过低而存在的闩锁（Latch-up）风险，并提出并验证了一种新型的高维持电压SCR结构。
本研究属于微电子学、半导体器件物理及集成电路ESD防护设计领域。随着芯片工艺节点的不断缩小，栅氧厚度变薄，其击穿电压迅速下降，而芯片工作电压下降较慢，导致ESD设计窗口（介于工作电压与栅氧击穿电压之间）日益缩窄。可控硅（SCR）器件因其独特的正反馈机制，具有极高的单位面积鲁棒性，是高效的ESD防护器件。然而，传统SCR的触发电压（Vt1）过高而维持电压（Vh）过低，难以适应狭窄的ESD窗口。虽然已有研究通过外部触发源等方法降低了Vt1，但过低的Vh（通常远低于工作电压）会使器件在ESD事件后保持导通状态，引发致命的闩锁效应，烧毁芯片。因此，如何在不显著牺牲其他性能的前提下，灵活、有效地提升SCR的维持电压，成为ESD设计中的关键挑战。本研究的核心目标是：探索并比较三种不同的分流（Shunting）方法对SCR维持电压的提升效果，并最终设计出一种适用于5V应用窗口、兼具低触发电压和高维持电压的新型SCR器件——弱回滞可控硅（Weak Snapback SCR， WSSCR），同时阐明其独特的双回滞特性机理。
详细的工作流程包含多个相互关联的步骤。首先，研究人员基于对传统横向可控硅（LSCR）结构的分析，进行了器件结构创新与设计。研究以LSCR为基准结构，在其基础上衍生出三种采用不同分流方法的改进型结构：双MOS触发SCR（DMTSCR）、改进型双MOS触发SCR（MDMTSCR）以及最终提出的弱回滞SCR（WSSCR）。DMTSCR通过在LSCR表面集成一个PMOS和一个NMOS，并串联金属线形成表面分流路径，以提高Vh。MDMTSCR在DMTSCR的基础上，在阳极外侧引入一个与阳极相连的P型注入区，并用深N阱隔离，从而引入额外的寄生PNP晶体管分流路径，进一步分流主SCR路径中的电流。WSSCR则采用了第三种分流方法，它取消了连接表面MOS管的金属线，并将阴极侧的P+注入区移至P阱内部并直接连接阴极，形成一条强大的表面PNP分流路径；同时在阴极外侧引入一个带有N+区的N阱结构，形成一条NPN分流路径。这两条路径分别针对主SCR路径中的寄生PNP和NPN晶体管进行分流，旨在更有效地降低其电流增益，从而提升整体Vh。所有这些器件均采用0.18微米CMOS工艺进行流片制备。
其次，研究团队利用技术计算机辅助设计（TCAD）二维器件仿真平台对四种器件的物理机理进行了深入分析。他们建立了器件的等效电路模型，并通过瞬态仿真，在阳极施加上升时间为10 ns、脉宽120 ns、幅度1 A的ESD电流脉冲，模拟了器件完全开启后的内部电流分布、电势分布和晶格温度分布。仿真结果表明，相比于LSCR电流集中在主SCR路径（见图3a），DMTSCR和MDMTSCR引入了额外的表面或内部寄生晶体管路径，分流了部分电流（见图3b，c）。WSSCR的结构设计使得其内部形成了三条清晰的电流路径：主SCR路径（黑线）、表面PNP分流路径（绿线）和NPN分流路径（红线，见图3d），这直观地展示了其分流机制。通过分析内部电势分布（见图4），研究发现WSSCR中分流晶体管集电结上的反偏电压高于DMTSCR和MDMTSCR，证明其分流能力更强。晶格温度仿真（见图5）则显示，优化后的三种器件通过移除浅沟槽隔离（STI）并增加了分流路径，扩大了电流泄放截面积，热分布更为分散，预示了更好的鲁棒性。
第三，实验验证是本研究的关键环节。研究人员使用传输线脉冲（TLP）测试系统和曲线追踪仪对制备好的四种器件进行了性能表征。TLP测试生成了准静态I-V特性曲线（见图6）。测试结果显示，LSCR的Vt1为16.07V，Vh为2.27V，均超出5V ESD设计窗口（要求Vt1<13.5V，Vh>5.5V）。采用分流方法的DMTSCR、MDMTSCR和WSSCR成功将Vt1降低至窗口内（分别为9.93V，9.92V和8.92V）。在提升Vh方面，DMTSCR将Vh提升至3.95V，MDMTSCR提升至4.76V，但仍未达到5.5V的要求。而WSSCR实现了质的飞跃，Vh高达7.12V，完全满足了5V ESD防护窗口对高维持电压的要求，同时其回滞量（Vt1-Vh）很小。此外，WSSCR还表现出了独特的双回滞特性。为了全面评估器件性能，研究引入了品质因数（FOM = Vh × It2 / (Wtotal × Vt1)）进行综合比较。其中It2为失效电流，Wtotal为总指宽。数据表明（见表I），尽管WSSCR由于Vh升高导致瞬时热功耗增大，其It2有所降低，但其FOM值在四种器件中最高，表明其在面积效率和性能上达到了最佳平衡。
第四，针对WSSCR表现出的双回滞现象，研究团队通过详细的TLP测试瞬态波形分析（见图8，9）和TCAD瞬态仿真（见图10，11，12，13）进行了机理阐释。研究发现，由于标准工艺中N+区掺杂浓度高于P+区，导致WSSCR中NPN分流路径的触发结（N+/Pwell）的击穿电压略低于主SCR路径的触发结（P+/Nwell）。因此，在ESD脉冲作用下，NPN路径会首先开启并泄放电流，对应于I-V曲线上的第一次回滞。随着脉冲幅度增大，NPN路径无法稳定箝位电压，随后主SCR路径被触发并成为主要的电流泄放通道，对应于第二次回滞。TCAD仿真清晰地展示了在初始阶段（0.9-2 ns），碰撞电离首先发生在N+/Pwell结，NPN路径首先导通（见图10）。在随后的时间里（3-10 ns），SCR路径逐渐形成并最终占据主导（见图11）。通过将器件左右阳极分别连接不同节点进行电流监控的仿真（见图13b），定量揭示了在稳态时，SCR路径与NPN路径的电流比约为6:1，且两者存在竞争关系。
第五，为了评估WSSCR在实际应用环境下的可靠性，研究进行了高温（125°C）和长脉冲宽度（200 ns）TLP测试。高温会增强寄生晶体管的电流增益，长脉冲会带来更严重的热效应，两者通常会导致Vh下降。测试结果（见图14，表II）显示，在125°C-100 ns条件下，Vh从7.12V降至5.72V；在25°C-200 ns条件下，Vh降至5.53V。尽管有所下降，但Vh仍高于5.5V的闩锁免疫要求，证明了WSSCR在恶劣条件下的稳定性。动态导通电阻（Ron）在高温下因载流子迁移率下降而有所增加。此外，研究还使用曲线追踪仪测量了直流I-V特性（见图15），确认了WSSCR在25°C和125°C下的Vh均满足要求。最后，研究测量了器件的寄生电容（见图16，表III），发现由于额外阱结构引入的结电容，WSSCR在5V偏压下的寄生电容（0.834 pF）高于LSCR，但仍远低于10 Mbps I/O端口应用所要求的40 pF上限，表明其适用于中低速通信接口的ESD防护。
本研究的核心结论是：通过对比三种分流方法，验证了第三种分流方法（即WSSCR所采用的方法）对提升SCR维持电压最为有效。WSSCR器件在标准TLP测试下实现了7.12V的高维持电压和8.92V的低触发电压，完全满足5V ESD设计窗口要求，且在高温和长脉冲条件下仍能保持高于5.5V的维持电压，具备优异的闩锁免疫能力。研究通过细致的实验和仿真，首次揭示并解释了该器件独特的双回滞现象源于内部NPN路径和SCR路径的依次触发。该器件为先进工艺下，特别是高压应用中的ESD防护设计，提供了一种高性能、高可靠性的解决方案。
本研究的重要亮点和创新之处在于：1. 结构创新：提出了一种新颖的WSSCR结构，通过巧妙布局阴极侧P+区和引入外侧NPN路径，实现了对主SCR路径中两个寄生晶体管的高效、针对性分流，从而显著提升维持电压。2. 性能突破：在保持低触发电压的同时，将维持电压提升至远高于传统SCR和已有改进型SCR的水平，成功匹配了狭窄的5V ESD设计窗口。3. 机理阐释深入：不仅通过I-V曲线和FOM评价器件性能，更综合运用TLP瞬态波形分析和TCAD多物理场仿真（电流、电势、温度、碰撞电离），从器件物理层面深入揭示了分流提升Vh的机理以及双回滞特性的产生原因，为器件设计提供了坚实的理论指导。4. 可靠性验证全面：超越了常规测试，进行了高温和长脉冲宽度等极端条件下的性能评估，证明了WSSCR在实际应用环境下的鲁棒性，增强了研究结论的工程实用性。
本研究对于微电子集成电路的可靠性设计具有重要的科学价值和工程应用价值。它为解决深亚微米及以下工艺节点中SCR器件的低维持电压和闩锁风险问题提供了一种有效且可实践的设计思路。其分析方法——结合等效电路、TCAD仿真与多条件实验验证——为未来ESD防护器件的设计与优化建立了范本。WSSCR器件本身可直接应用于需要5V甚至更高电压防护的I/O端口，提升芯片的整体可靠性和良率。论文中对器件寄生电容等折衷因素的讨论，也提醒设计者在追求高性能的同时需全面考虑对电路系统的影响，体现了严谨的工程思维。