分享自:

用于低功耗NAND闪存的铁电晶体管

期刊:natureDOI:10.1038/s41586-025-09793-3

这篇文档属于类型a,即报告了一项原创性研究。以下是针对该研究的学术报告:


三星团队在《Nature》发表铁电晶体管突破性研究:实现超低功耗NAND闪存

作者及发表信息
该研究由三星电子(Samsung Electronics)高级技术研究院(SAIT)的Sijung Yoo、Duk-Hyun Choe等27位作者共同完成,于2025年12月11日发表于《Nature》第648卷。研究团队来自三星的薄膜技术单元(Thin Film Technical Unit)、材料分析中心(Material Research Center)及半导体研发中心(Semiconductor Research and Development Center)。

学术背景
NAND闪存是现代存储技术的核心,但传统架构因需高电压“通过操作”(pass operation)导致功耗过高。随着人工智能和数据中心对低功耗需求的激增,降低功耗与保持多级存储能力(multi-level capability)之间的矛盾成为关键挑战。铁电NAND(FeNAND)虽被视为潜在解决方案,但硅基铁电场效应晶体管(ferroelectric field-effect transistor, FeFET)存在界面层(interlayer, IL)介电常数低、可靠性差等问题。本研究通过创新性设计锆掺杂铪氧化物(HZO)铁电层与氧化物半导体(oxide semiconductor, OS)通道的结合,解决了这一矛盾。

研究流程与方法
1. 器件设计与仿真
- 数值模型构建:开发了涵盖极化切换、电荷注入和界面陷阱的TCAD(Technology Computer-Aided Design)仿真框架,模拟FeFET的阈值电压(Vth)与记忆窗口(memory window)关系。
- 关键设计原则:提出仅利用铁电层“上极化”(up polarization)的策略,搭配高k通道界面层(如Ta2O5)和低k栅极界面层(SiO2/SiNx),以扩大记忆窗口并降低最大Vth。

  1. 器件制备

    • 平面器件:采用原子层沉积(ALD)制备10 nm厚HZO铁电层与铟镓锌氧化物(IGZO)通道,通道宽度/长度为1 μm。通过钼(Mo)应力层诱导正交相形成,退火后移除应力层。
    • 三维结构验证:制备四层堆叠的垂直结构器件,栅极长度缩至25 nm,验证实际NAND架构兼容性。
  2. 电学性能测试

    • 多级操作:通过增量步进脉冲编程(ISPP)和擦除(ISPE)实现5比特/单元(PLC)存储,验证32个独立状态(记忆窗口达11.7 V)。
    • 功耗分析:与传统电荷陷阱NAND相比,通过电压(Vpass)降至近零,功耗降低96%(286层堆叠下)。
    • 抗干扰性:在107次通过干扰(pass disturb)循环后,记忆窗口退化%,远优于硅基FeFET(退化50%)。
  3. 可靠性验证

    • 高温测试:85°C下保持>6.5 V记忆窗口(QLC要求)超过1000次循环,满足工业标准。
    • 三维集成:垂直结构中单字线(word line)编程/擦除操作验证了低Vpass(1 V)下的稳定串级(string-level)性能。

主要结果与逻辑关联
- 记忆窗口扩展:通过增加栅极界面层厚度(SiO2从3 nm增至5 nm),记忆窗口从9 V提升至11.7 V(图3a-b),支持PLC操作(图3c)。TCAD仿真表明,此设计通过降低栅极界面层电容(Cg.il)增强电荷注入效率(Extended Data Fig. 7)。
- 功耗优化:OS通道缺乏空穴的特性使擦除态Vth≈0,结合低Vpass设计,显著降低串级操作功耗(图1f)。
- 抗干扰机制:高k通道界面层(Ta2O5)抑制氧空位,减少漏电流(Extended Data Fig. 2f),同时通过非对称极化设计降低读取扰动(图2e-g)。

结论与价值
本研究提出了一种颠覆性FeNAND设计,首次实现5比特/单元存储与超低功耗的兼容。其科学价值在于揭示了OS通道与铁电层的协同机制,而应用价值体现在:
1. 存储领域:为千层堆叠3D NAND提供可行性路径,功耗降低96%可缓解数据中心能源压力。
2. 扩展应用:基于NAND架构的神经形态计算(neuromorphic computing)和存内计算(in-memory computing)潜力。

研究亮点
- 创新设计:首次利用OS通道“无空穴”特性实现Vth≈0,突破传统FeFET对称极化限制。
- 工艺兼容性:无需修改现有3D NAND架构,HZO与IGZO的ALD工艺成熟。
- 多维验证:从TCAD仿真到25 nm三维器件,全流程验证可靠性。

其他价值
- 方法学贡献:开发的数值模型可提取内部参数(极化强度P、界面电荷Qit),为后续研究提供工具。
- 行业影响:三星通过该研究巩固了在先进存储技术中的领先地位,相关专利可能主导未来FeNAND市场。


此报告完整覆盖了研究的背景、方法、结果与意义,并突出了其创新性与应用潜力。

上述解读依据用户上传的学术文献,如有不准确或可能侵权之处请联系本站站长:admin@fmread.com