P.K. Skorobogatov、O.A. Gerasimchuk、K.A. Epifantsev和V.A. Telets等作者在2017年发表于《Russian Microelectronics》期刊上的研究论文，探讨了电磁辐射（Electromagnetic Radiation, EMR）对集成电路（Integrated Circuits, ICs）的影响。该研究由俄罗斯国家研究核大学MEPhI、Specialized Electronic Systems (SPELS)以及Impul’snaya Tekhnika研究与生产中心等机构共同完成。研究的主要背景是现代电子设备在复杂电磁环境中的可靠性问题，特别是集成电路在电磁辐射下的抗干扰能力。随着电磁辐射频谱的扩展，集成电路芯片可能直接吸收电磁场能量，导致能量释放，进而影响其性能甚至造成损坏。因此，研究旨在评估电磁辐射对集成电路能量释放的影响机制，并提出相应的测试和防护方法。

研究首先通过实验和理论分析，探讨了电磁辐射对集成电路芯片能量释放的两种主要机制：一是通过电源引脚感应产生的能量传递；二是芯片直接吸收电磁场能量。研究采用典型的辐射几何模型，将半导体芯片置于金属基板上，模拟电磁波对芯片的影响。通过半无限几何模型，研究分析了电磁波在空气、半导体基板和铝导体之间的传播特性，并推导了电磁波在界面处的反射和吸收系数。研究结果表明，在频率低于4×10^10 Hz时，硅基板对电磁波的反射率较高，而吸收率较低；当频率达到特定值时，吸收率会出现峰值。

为了进一步评估电磁辐射对集成电路的影响，研究还分析了电磁辐射感应产生的电源引脚拾取效应。研究选取了一种带有保护电路的CMOS集成电路作为研究对象，通过物理和拓扑建模软件Diode-2D，模拟了电磁脉冲对电路的影响。研究结果表明，电磁脉冲的上升沿和下降沿会在电路中产生两个能量释放峰值，且能量释放主要集中在芯片表面的狭窄区域。这种局部能量释放可能导致芯片局部过热，进而造成损坏。

研究的主要结论是，电磁辐射对集成电路的影响不仅取决于电磁场的强度和频率，还与芯片的结构和材料特性密切相关。通过电源引脚感应产生的能量释放可能比芯片直接吸收的能量更具破坏性，因为能量集中在局部区域，导致高能量密度和局部过热。研究还提出，可以通过模拟电磁脉冲的电压信号来测试集成电路的抗干扰能力，为集成电路的设计和防护提供了重要参考。

该研究的科学价值在于深入分析了电磁辐射对集成电路能量释放的机制，特别是通过实验和模拟相结合的方法，揭示了电磁辐射感应产生的局部能量释放对芯片的潜在危害。研究结果为集成电路在复杂电磁环境中的可靠性设计提供了理论依据，具有重要的应用价值。此外，研究采用的半无限几何模型和Diode-2D模拟软件为类似研究提供了新的方法和工具。

研究的亮点在于其综合了实验和理论分析，揭示了电磁辐射对集成电路能量释放的复杂机制，特别是通过电源引脚感应产生的局部能量释放效应。此外，研究提出的测试方法和防护建议为集成电路的设计和优化提供了重要指导。总体而言，该研究为电磁辐射对集成电路影响的研究领域提供了新的视角和方法，具有重要的学术和工程应用价值。