本文介绍了一项名为“DPO-3D: Differentiable Power Delivery Network Optimization via Flexible Modeling for Routability and IR-Drop Tradeoff in Face-to-Face 3D ICs”的原创性研究工作。该研究由香港中文大学的Zhen Zhuang、Bei Yu和Tsung-Yi Ho，佐治亚理工学院的Zheng Yang和Jiawei Hu，以及南加州大学的Yuxuan Zhao和Sung Kyu Lim共同完成。该论文发表于2026年的IEEE/ACM Asia and South Pacific Design Automation Conference (ASP-DAC)会议。
这项研究属于电子设计自动化（EDA）和三维集成电路（3D IC）物理设计领域，具体聚焦于电源配送网络（Power Delivery Network, PDN）的优化问题。随着工艺节点不断进步，器件密度持续增加，尤其是在具有前景的面对面（Face-to-Face, F2F）堆叠3D IC中，布线能力（Routability）面临严峻挑战。这主要是因为靠近芯片间键合层的金属层资源大部分被PDN的电源条带（Power Stripes）所占据，导致大量需要在上下两片裸片（Die）之间连接的信号线必须穿越这些为电源预留的金属层，从而影响信号布线的性能。同时，PDN本身还需要维持良好的电源完整性，其核心指标之一是IR压降（IR-Drop），即由于电源网络电阻导致的电压下降。更宽的电源条带有利于降低电阻和IR压降，但会挤占布线资源，恶化布线拥堵；反之，更窄的电源条带有利于布线，却会损害电源完整性。因此，如何在布线能力和IR压降之间取得最佳权衡，是3D IC物理设计中的一个关键难题。
传统方法存在明显局限：针对单颗芯片的PDN优化方法无法处理3D IC特有的“芯片间一致性约束”（Inter-die Constraint），即通过键合凸点（Bump）相连的上下裸片中的电源条带必须属于同一电源网络（如VDD或VSS），否则会导致短路；而现有的3D IC PDN优化方法通常采用统一的、规则的电源条带，这极大地限制了设计空间的搜索范围，难以实现灵活的、精细化的优化。针对这些挑战，本研究旨在开发一个能够同时优化布线能力和IR压降、并满足3D IC特有约束的灵活、高效且可扩展的PDN优化框架。
本研究提出的解决方案DPO-3D是一个可微分（Differentiable）的PDN优化框架，其核心工作流程包含几个关键步骤：灵活的建模、基于整数线性规划（ILP）的问题形式化、GPU加速的可微分优化、基于排序的参数校准以及后处理。
首先，研究提出了一种新颖的灵活3D IC PDN建模方法。为了应对电源条带宽度、间距、位置和数量等变量构成的巨大搜索空间，该方法将用于PDN优化的金属层沿着其首选布线方向，划分成大量细小的“最小条带单元”（Minimum Stripe Unit, MSU）。每个MSU的宽度是信号线最小宽度与最小间距之和的整数倍。通过为每个MSU分配其用途（用于VDD、VSS或信号布线），即可生成最终的PDN布线方案。这种建模方式将复杂的布线问题转化为了一个分配问题，既支持通过组合相邻MSU形成任意尺寸和位置的“不规则电源条带”，从而提供了全局搜索能力，又有效降低了设计复杂性。对于芯片间键合凸点层，每个凸点也被视为一个MSU，从而将芯片间一致性约束纳入到统一的分配问题框架中。
其次，基于上述建模，研究者将问题形式化为一个整数线性规划（ILP）模型。该模型定义了一系列0-1决策变量来表示每个MSU的用途，并构建了严格的约束条件，包括：每个MSU只能用于一种网络类型的独占性约束；确保通过凸点连接的上下裸片MSU属于同一电源网络的芯片间一致性约束；限制每层金属或子区域内VDD、VSS和信号网络所占MSU比例的区域平衡约束，以防止IR压降恶化；以及防止不同电源网络（VDD/VSS）的MSU相邻放置的最小间距约束。目标函数是加权最小化，权重反映了将MSU分配给特定网络类型的“成本”或“收益”，这些权重源自布线拥堵图和IR压降图的信息。该ILP模型理论上可以找到满足所有复杂约束的最优解。
然而，ILP模型在处理大规模设计时存在可扩展性问题。因此，研究的第三个核心贡献是提出了一种GPU加速的可微分优化方法，以替代ILP求解。该方法将离散的0-1变量替换为连续的概率变量，并使用Gumbel-Softmax函数进行可微分的离散采样。为了处理ILP中的硬约束，研究者设计了相应的可微损失函数来“软化”这些约束：针对芯片间一致性约束的“键合类型损失”（Bonding-type Loss）、针对区域平衡约束的“区域比例损失”（Region Ratio-type Loss）以及针对间距约束的“间距类型损失”（Spacing-type Loss）。原始的加权目标函数则转化为“基础损失”（Basic Loss）。最终的总损失函数是这些损失项的加权和。利用深度学习框架PyTorch实现，该优化过程可以利用GPU进行高效的梯度下降计算，从而快速获得近似最优的MSU分配概率。
第四，为了有效指导可微分优化器在布线能力和IR压降之间进行权衡，研究提出了一种基于排序的参数校准方法。初始的权重数据（来自拥堵图和IR压降模拟）是稀疏的。首先，通过一个权重传播过程，将非零权重信息按距离衰减的方式扩散到邻近的零权重MSU区域，以丰富数据。接着，对于每种优化指标（VDD IR-Drop、VSS IR-Drop、信号拥堵），在每个金属层内分别对所有MSU的权重进行排序，得到每个MSU在每个指标上的排名。最后，通过归一化这些排名来计算每个MSU用于VDD、VSS和信号的最终权重。这种方法将不同量纲和数量级的指标统一到了基于相对重要性的排名系统内。
第五，当可微分优化迭代结束后，根据每个MSU的最终概率分布确定其网络类型。之后进行三步后处理以确保方案可行：1) 对于与芯片间凸点相关的MSU组，根据组内概率确定凸点类型，并调整非法MSU的类型；2) 对其他MSU根据概率确定类型；3) 检查相邻MSU，若属于不同电源网络，则将其中一个改为信号类型，以消除间距违规。
在实验部分，研究团队在四个测试用例上评估了DPO-3D的性能，这些用例基于OpenPiton和MAERI加速器设计，采用3nm工艺。他们将DPO-3D与原始设计流程、所提出的ILP方法以及当前最先进的3D IC PDN优化基线方法进行了比较。实验结果表明，与原始设计流程相比，DPO-3D在平均线长略有减少（-0.11%）的情况下，实现了平均22.75%的设计规则检查（DRC）违规减少和平均24.34%的最坏情况IR压降减少。与ILP方法相比，DPO-3D在IR压降优化上表现更优（在其中一个测试用例上优化效果显著），并且在保持相近优化质量的同时，获得了平均33.52倍的加速，在最大测试用例上加速比高达123.13倍。与最先进的基线方法相比，DPO-3D实现了平均7.10%的DRC违规减少、11.61%的IR压降减少以及7.30倍的加速。详细的案例分析（以MAERI-128PE设计为例）进一步显示，DPO-3D不仅优化了IR压降和DRC违规热点，还改善了时序性能，总负松弛（Total Negative Slack, TNS）改善了44.51%，时序违规路径数量减少了38.20%。
本研究的结论是，DPO-3D框架成功地解决了面对面3D IC中PDN优化面临的布线能力与IR压降权衡挑战。其提出的灵活建模方法支持生成不规则的电源条带并提供了全局搜索能力；基于分配模型的ILP形式化能够有效处理包括芯片间约束在内的复杂设计规则；而GPU加速的可微分优化方法则在保证优化质量的前提下，极大地提升了算法的可扩展性和效率。实验证明，DPO-3D能够实现比现有方法更优的综合性能权衡。
本研究的亮点在于其多方面的创新性：1) 新颖的建模方法：将PDN布线问题转化为MSU分配问题，兼具灵活性和全局搜索能力，同时降低了问题复杂度。2) 完整的约束建模与形式化：首次通过ILP模型系统性地形式化了3D IC PDN优化问题，特别是精确刻画了关键的芯片间一致性约束。3) 首创的可微分优化应用：据作者所知，这是首次将可微分优化方法应用于解决3D IC中布线能力与IR压降的协同优化问题，为解决EDA中的组合优化问题提供了新思路。4) 高效的GPU加速实现：利用现代深度学习框架和GPU硬件，实现了大规模设计的高效优化，解决了传统ILP方法的速度瓶颈。5) 有效的参数校准机制：提出的基于排序的权重校准方法，巧妙地将稀疏且量纲不同的优化目标统一起来，指导优化器进行有效的多目标权衡。
这项研究为3D IC物理设计中的电源完整性签核（Sign-off）和布线规划提供了强有力的自动化工具，通过算法创新显著提升了PDN设计的质量、灵活性和效率，对推动先进封装技术的发展具有重要的学术价值和实际应用意义。