本文献发表于 IEEE Electron Device Letters 期刊2020年11月第41卷第11期，标题为 “Design of 4H-SiC-Based Silicon-Controlled Rectifier with High Holding Voltage Using Segment Topology for High-Voltage ESD Protection”。作者为来自韩国Dankook大学的Kyoung-Il Do、Byungseok Lee和Yong-Seo Koo，以及来自韩国电子通信研究院的Sang Gi Kim。这是一项关于采用4H-SiC（碳化硅）材料设计和制造新型硅控整流器（Silicon-Controlled Rectifier, SCR）用于高压静电放电（Electrostatic Discharge, ESD）保护的单篇原创性研究论文。

本研究的学术背景属于宽禁带半导体功率器件与集成电路静电放电保护领域。随着电子设备性能的不断提升，对ESD保护的要求也日益增高，尤其是在高压应用领域。碳化硅，特别是4H-SiC，作为一种宽禁带半导体材料，具有耐高温、高临界电场、高电子饱和漂移速度、高热导率以及低导通电阻等优异特性，使其在高温、高频、高功率密度应用中展现出超越传统硅（Si）器件的巨大潜力。然而，这也带来了新的挑战：一方面，SiC功率半导体开关速度的加快导致电压变化率（dv/dt）极高（可达3-60纳秒），使得ESD浪涌造成的电应力更加严峻；另一方面，SiC本身优异的物理特性也使其在应用于传统ESD保护器件结构时，表现出不同于硅器件的电学行为。具体到ESD保护中常用的SCR器件，由于4H-SiC材料具有比硅高约10倍的临界电场，其制作的SCR会表现出非常强烈的“回滞”（snapback）现象，即触发电压与维持电压之间存在巨大落差，这在ESD设计窗口中是一个严重的障碍，可能导致闩锁（latch-up）或保护失效。尽管已有一些关于SiC器件ESD失效机制的研究，但鲜有工作专注于改善SiC基SCR的电学特性，特别是其强烈的回滞特性。因此，本研究旨在通过创新的结构设计，解决4H-SiC SCR存在的强回滞问题，开发出一种同时具备低触发电压和高维持电压特性的新型4H-SiC SCR，以满足高压SiC集成电路对可靠ESD保护的需求，并充分利用4H-SiC材料本身的高温可靠性优势。

本研究的工作流程主要包括新型器件结构设计与原理阐述、器件制造工艺、基于传输线脉冲（Transmission Line Pulse, TLP）测试的电学特性表征、设计变量与分段拓扑的影响分析以及高温可靠性验证。

首先，研究团队提出了一种新型的4H-SiC基SCR结构。如图1©所示，该结构在传统LVTSCR（低压触发SCR）的基础上进行了关键性修改。传统LVTSCR通过在SCR的P阱内引入NMOSFET结构来改善触发特性，但维持电压较低，且在4H-SiC材料中，其触发电压与维持电压之间的差距会因材料的宽带隙而进一步加大。为解决此问题，所提出的新型SCR结构额外增加了一个P阱和一个N-漂移区。其工作机制是：当ESD浪涌施加于阳极时，中心N型区域的电位升高，导致在两个P阱之间的结处发生雪崩击穿。产生的空穴电流流经P阱，并通过激活与N+阴极区形成的正向偏置二极管来驱动一个NPN寄生双极晶体管（文中记作QNPN）。QNPN通过提供基极电流，进而驱动一个PNP寄生双极晶体管（记作QPNP），从而建立起SCR的导通路径。此处的巧妙设计在于，QPNP的基区（即N-漂移区）具有较高的掺杂浓度，这使得QPNP具有较低的电流增益（β），从而削弱了SCR内部的正反馈机制。此外，研究还应用了“分段拓扑”（segment topology）技术，将QNPN和QPNP的发射区分隔开。这些结构特征的共同作用，使得所提出的器件能够获得非常高的维持电压。

其次，为了验证设计，研究团队在相同的4H-SiC工艺条件下，制备了传统SCR、LVTSCR以及所提出的新型SCR器件。器件制作在4H-SiC外延片上完成，关键工艺参数包括：栅氧化层厚度500埃，结深0.7微米。阱区和注入区域分别通过注入铝（Al）和氮（N）形成。为了形成N型发射极，选择氮而非磷进行注入，这是因为氮具有更高的电离能和更低的原子质量，有助于注入区域向衬底更深延伸。离子注入过程在650°C高温下进行。金属化后，在1000°C下进行2分钟的快速热退火（RTA）形成Ni硅化物，并在1230°C的N2O气氛中进行了4小时的高温氧化退火。表一详细总结了各区域的离子注入能量和剂量。

第三，在器件表征与分析阶段，研究采用了TLP系统（上升时间10纳秒，脉冲宽度100纳秒）对制备的器件进行电学特性及耐受能力测试。分析聚焦于两个关键设计变量（D1和D2）以及分段拓扑比例的影响。D1是器件的栅极区域长度，D2是N-漂移区的长度，通过调整它们可以改变QNPN和QPNP的有效基区宽度。测试结果表明，随着D1和D2长度的增加（均以4微米为增量），器件的维持电压均得到提升。其中，增加D2对维持电压的提升效果尤为显著，从约84V大幅增加至149V。这归因于在新型SCR结构中，具有高掺杂浓度基区的QPNP比QNPN对基区宽度变化更为敏感，其基极电流增加更多，从而更有效地抑制了正反馈。更重要的是，分段拓扑的应用带来了最显著的改善。实验采用了1：1的分段比例（即一个发射极区域对应一个合适的接触区），并验证了不同分段数量的效果。结果显示，在4H-SiC工艺中应用分段拓扑，新型SCR的维持电压进一步提高到了169V，且未像在硅材料中那样因发射区面积减小而导致二次击穿电流（It2）显著降低，这得益于4H-SiC材料本身更高的鲁棒性。图5进一步分析了设计变量和分段拓扑对触发电压和击穿电压的影响。结果显示，增加D2会导致触发电压和击穿电压有较大幅度上升（分别增加约17V和14V），而仅增加分段比例对此影响较小（分别增加约8V和6V），这表明分段拓扑能够在几乎不改变器件纵向尺寸（长度）的前提下，有效改善回滞特性。

第四，为了验证器件的高温可靠性，研究团队在300K至500K的温度范围内测试了所提出器件的电学特性。4H-SiC器件的一个关键优势是其载流子迁移率随温度升高的下降率较低。测试结果显示，在高达500K的温度下，所提出器件的导通电阻（Ron）热损耗率仅为2.5%，维持电压和维持电流的热损耗率甚至低于1%。这充分证明了基于4H-SiC材料物理特性的优异热可靠性。

本研究获得的主要结果如下：1）通过TLP I-V特性曲线对比（图7），传统4H-SiC SCR表现出极强的回滞波形，触发电压与维持电压差距巨大，不利于ESD设计窗口。2）所提出的新型SCR，通过引入MOSFET结构和具有高浓度基区的QPNP，实现了425V的触发电压和84V的维持电压，已有所改善。3）进一步应用分段拓扑后，新型SCR的维持电压大幅提升至169V，同时保持了相对较低的触发电压，从而显著改善了整体回滞特性，使其I-V曲线变得更加“平缓”，更适合作为ESD保护器件。表二总结了各实验器件的关键电学参数。此外，高温测试结果（图6）也证实了器件在高温下电气参数的稳定性。

基于以上结果，本研究得出结论：成功设计并制造了一种适用于4H-SiC工艺的新型SCR器件。该器件通过独特的结构设计（引入额外P阱和高掺杂N-漂移区以形成低增益QPNP）和分段拓扑的应用，有效缓解了4H-SiC SCR固有的强回滞现象，实现了高维持电压（169V）的特性。同时，它保留了低触发电压的优点，并充分发挥了4H-SiC材料本身所具有的低导通电阻和优异高温可靠性的物理特性。高温可靠性测试（300-500K）验证了其参数稳定性，热损耗率极低。

本研究的科学价值和应用价值在于：1）为高压、高温SiC集成电路的ESD保护设计提供了一种有效的器件解决方案，填补了SiC材料在SCR类ESD保护器件优化研究方面的空白。2）证明了将已在硅基ESD保护设计中成熟应用的分段拓扑技术迁移到4H-SiC工艺中的有效性，并揭示了其在宽带隙半导体环境下独特的作用机制（如对It2影响较小）。3）通过详细的实验分析和变量研究，深化了对4H-SiC寄生双极晶体管相互作用及其对SCR特性影响的理解，为后续相关器件设计提供了理论指导和设计思路。4）所开发的器件有望用于提升SiC IC的可靠性、实现高压ESD保护以及开发可与传统SiC大功率器件集成的瞬态电压抑制器（TVS）技术。

本研究的亮点包括：1）重要的发现：首次在4H-SiC SCR中通过结构创新结合分段拓扑，实现了高达169V的维持电压，显著改善了其强回滞特性，这是面向实际应用的关键突破。2）方法的创新性：将针对硅基器件发展的分段拓扑成功应用于4H-SiC工艺，并验证了其在该新材料体系下的独特效果和可行性。3）研究对象的特殊性：专注于宽带隙半导体4H-SiC这一前沿材料在ESD保护这一特定且关键领域的应用挑战，研究问题具有明确的先进性和实用性。4）系统性的验证：不仅对比了与传统结构的差异，还系统研究了设计变量、分段比例以及高温可靠性，提供了全面而详实的实验数据支持。

此外，论文中还提及了该研究获得韩国产业通商资源部及韩国信息通信技术规划与评估院等机构的资金支持，体现了该研究受到工业界和国家科研计划的关注，其应用前景受到重视。